Toshiba TMPR4925, Руководство пользователя

Страница: 583 / 590

Chapter 23 Pin Layout, Package
23-3
L M N P R T U V W Y
DATA[25] DATA[8] DATA[22] DATA[21] DATA[20] DATA[3] DATA[17] Vss
MASTERCLK
Vss 20
DATA[9] DATA[23] DATA[6] DATA[5] DATA[4] DATA[18] DATA[1] DATA[0] PLLVDD PLLVSS 19
DATA[24] DATA[7] VDDS VDDC DATA[19] DATA[2] DATA[16] VDDS C32KOUT C32KIN 18
VDDS Vss Vss Vss Vss VDDS Vss TEST * NMI * BC32K 17
Vss PIO[16] PIO[15] PIO[14] 16
PIO[7] PIO[13] PIO[17] PIO[12] 15
Vss VDDC PIO[9] PIO[8] 14
PIO[6] PIO[5] PIO[10] PIO[11] 13
VDDS PIO[1] PIO[3] ACK * 12
Vss VDDC PIO[4] BUSSPRT 11
PIO[0] PIO[2] CE[1] * CE[0] * 10
CE[3]
*
CE[2]
*
ADDR[15] OE
*
9
VDDS ADDR[2] ADDR[3] ADDR[4] 8
Vss VDDC ADDR[0] ADDR[1] 7
BWE [2] * BWE [3] * UAE SWE * 6
TOP View VDDS BWE [0] * BWE [1] * SYSCLK 5
Vss VDDS IRDY
*
Vss VDDC VDDS Vss VDDC PCIAD[7] PCIAD[3] 4
VDDC PCIAD[16] TRDY
*
VDDC PAR PCIAD[14] PCIAD[11] VDDS PCIAD[6] PCIAD[2] 3
PCIAD[18] C_BE[2] DEVSEL * PERR * C_BE[1] PCIAD[13] PCIAD[10] PCIAD[8] PCIAD[5] PCIAD[1] 2
PCIAD[17] FRAME * STOP * SERR * PCIAD[15] PCIAD[12] PCIAD[9] C_BE[0] PCIAD[4] PCIAD[0] 1
Table 23.1.1 Pin layout (2/2)