Index
I-5
18524C/0—Nov1996
AMD-K5 Processor Technical Reference Manual
Invalidation . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-88
buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-25
cache. . . . . . . . . . . . . . . . . . 2-16, 2-20, 6-12, 6-22
pipeline . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-13
INVD . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-35, 5-180
IRB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-13, 3-21
Issue . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-8
J
JTAG . . . . . . . . . . . . . . . . . . . . . 5-127–5-131, 7-19
Jumps. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-3
K
KEN . . . . . . . . . . . . . . . . . . . 5-9, 5-89, 5-136, 5-150
L
L2 Cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-9
Latched Interrupts . . . . . . . . . . . . . . . . . . . . . 5-15
Line-Fill Buffers . . . . . . . . . . . . . . . . . . . . . . . 2-23
Load . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-15
Load/Store Units. . . . . . . . . . . . . . . . . . . . . . . 2-10
LOCK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-8, 5-91
Locked Cycles . . . . . . . . . . . . . . . . 5-8, 5-91, 5-169
Loops . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-3
M
M/IO . . . . . . . . . . . . . . . . . . . . . . . . 5-8, 5-95, 5-136
Machine-Check Address Register (MCAR) 3-4, 3-
25
Machine-Check Enable . . . . . . . . . . . . . . . 3-3–3-4
Machine-Check Exception . 3-4, 5-47, 5-101–5-102
Machine-Check Type Register (MCTR) . 3-4, 3-26
Maskable Interrupts. . . . . . . . . . . . . . . . . . . . 5-84
MCAR . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-4, 3-25
MCE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-3–3-4
MCTR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-4, 3-26
Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-1
cacheable . . . . . . . . . . . . . . . . . . . . 2-13, 6-4–6-5
decoding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-4
M/IO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-95
management . . . . . . . . . . . . . . . . . . . . . . . . 2-26
map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-2
MMU. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-26
operands. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-2
ordering . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-26
paging . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-28
read/write reordering . . . . . . . . . . . . . . . . . 2-27
segmentation . . . . . . . . . . . . . . . . . . . . . . . . 2-27
SMM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-5
stack . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-2
storage model . . . . . . . . . . . . . . . . . . . . . . . 2-26
TLBs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-28
MESI State . . . . . . . . . . . . . . . . . . . . . . . 2-16, 2-18
inquire cycles. . . . . . . . . . . . . . . . . . . . . . . . 5-71
reads . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-134
writes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-135
Microcode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-7
Misalignment
order of data transfers . . . . . . . . . . . . . . . 5-147
MMU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-26
Model-Specific Registers (MSRs) . . . . . . . . . 3-25
MOV to/from CR4 . . . . . . . . . . . . . . . . . . . . . . 3-31
Move and Convert . . . . . . . . . . . . . . . . . . . . . . 4-3
MSRs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-25
Multiplies . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-3
N
NA . . . . . . . . . . . . . . . . . . . . . . . . . 5-8, 5-96, 5-150
Next Address. . . . . . . . . . . . . . . . . . . . . . . . . . 5-96
NMI . . . . . . . . . . . . . . . . . . . . 5-10, 5-15–5-16, 5-97
Noise Reduction . . . . . . . . . . . . . . . . . . . . . . . 6-41
Non-Maskable Interrupts. . . . . . . . . . . . . . . . 5-97
Notation . . . . . . . . . . . . . . . . . . . . . . . . . . . . xv, 4-5
Numeric Errors . . . . . . . . . . . . . . . . . . . . . . . . 5-79
O
Opcodes
reserved . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-36
Operands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-2
aligned . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-114
alignment . . . . . . . . . . . . . . . . . . . . . . . . . . 5-137
Optimization . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-1
Output-Float Test . . . . . . . . . . . . . . . . . . . . . . . 7-7
Outputs at RESET . . . . . . . . . . . . . . . . . . . . 5-112
Outputs Floated With BOFF . . . . . . . . . . . . . 5-38
Outputs Floated With HLDA . . . . . . . . . . . . 5-74
P
Page Cache Disable . . . . . . . . . . . . . . . . . . . . 5-99
Page Size . . . . . . . . . . . . . . . . . . . . . . . . . . 3-8, 3-11
Page Size Extension . . . . . . . . . . . . . . . . . . 3-3, 3-5
Page Writethrough . . . . . . . . . . . . . . . . . . . . 5-105
Page-Directory Entry (PDE) . . . . . . . . . . . . . . 3-8
Pages
4-Mbyte. . . . . . . . . . . . . . . . . . . . . . . . . . . 3-5, 3-8
Page-Table Entry (PTE). . . . . . . . . . . . . . . . . 3-10
Paging . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-28
cacheable . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-99
global . . . . . . . . . . . . . . . . . . . . . . . 3-8–3-9, 3-11
page size . . . . . . . . . . . . . . . . . . . . . . . . . 3-8, 3-11
page-directory entry . . . . . . . . . . . . . . . . . . . 3-8
page-table entry . . . . . . . . . . . . . . . . . . . . . 3-10
Summary of Contents for AMD-K5
Page 1: ...AMD K5 Processor Technical Reference Manual TM...
Page 10: ...x AMD K5 Processor Technical Reference Manual 18524C 0 Nov1996...
Page 24: ...1 4 Overview AMD K5 Processor Technical Reference Manual 18524C 0 Nov1996...
Page 54: ...2 30 Internal Architecture AMD K5 Processor Technical Reference Manual 18524C 0 Nov1996...
Page 116: ...4 26 Performance AMD K5 Processor Technical Reference Manual 18524C 0 Nov1996...
Page 356: ...6 44 System Design AMD K5 Processor Technical Reference Manual 18524C 0 Nov1996...
Page 380: ...7 24 Test and Debug AMD K5 Processor Technical Reference Manual 18524C 0 Nov1996...
Page 396: ...A 16 AMD K5 Processor Technical Reference Manual 18524C 0 Nov1996...
Page 406: ...I 10 Index AMD K5 Processor Technical Reference Manual 18524C 0 Nov1996...