v
18524C/0—Nov1996
AMD-K5 Processor Technical Reference Manual
5 Bus Interface
5-1
5.1 Signal Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-2
5.1.1
Signal Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-4
5.1.2
Conditions for Driving and Sampling Signals . . . . . . . . . . . . 5-7
5.1.3
External Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-13
5.1.4
Bus Signal Compatibility with Pentium Processor . . . . . . . 5-17
5.2 Signal Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-17
5.2.1
A20M (Address Bit 20 Mask) . . . . . . . . . . . . . . . . . . . . . . . . . 5-18
5.2.2
A31–A3 (Address Bus) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-20
5.2.3
ADS (Address Strobe) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-24
5.2.4
ADSC (Address Strobe Copy) . . . . . . . . . . . . . . . . . . . . . . . . 5-27
5.2.5
AHOLD (Address Hold) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-28
5.2.6
AP (Address Parity) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-31
5.2.7
APCHK (Address Parity Check) . . . . . . . . . . . . . . . . . . . . . . 5-32
5.2.8
BE7–BE0 (Byte Enables) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-33
5.2.9
BF (Bus Frequency)—(BF1 –BF0 for Model 1) . . . . . . . . . . . 5-36
5.2.10 BOFF (Backoff) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-37
5.2.11 BRDY (Burst Ready) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-41
5.2.12 BRDYC (Burst Ready) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-44
5.2.13 BREQ (Bus Request) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-45
5.2.14 BUSCHK (Bus Check) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-46
5.2.15 CACHE (Cacheable Access) . . . . . . . . . . . . . . . . . . . . . . . . . . 5-49
5.2.16 CLK (Bus Clock) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-52
5.2.17 D/C (Data or Code) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-53
5.2.18 D63–D0 (Data Bus) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-55
5.2.19 DP7–DP0 (Data Parity) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-57
5.2.20 EADS (External Address Strobe) . . . . . . . . . . . . . . . . . . . . . 5-58
5.2.21 EWBE (External Write Buffer Empty) . . . . . . . . . . . . . . . . . 5-62
5.2.22 FERR (Floating-Point Error) . . . . . . . . . . . . . . . . . . . . . . . . . 5-64
5.2.23 FLUSH (Cache Flush) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-65
5.2.24 FRCMC (Functional-Redundancy Check Master/Checker) 5-68
5.2.25 HIT (Inquire-Cycle Hit) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-70
5.2.26 HITM (Inquire Cycle Hit To Modified Line) . . . . . . . . . . . . 5-72
5.2.27 HLDA (Bus-Hold Acknowledge) . . . . . . . . . . . . . . . . . . . . . . 5-74
5.2.28 HOLD (Bus-Hold Request) . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-76
5.2.29 IERR (Internal Error) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-78
5.2.30 IGNNE (Ignore Numeric Error) . . . . . . . . . . . . . . . . . . . . . . . 5-79
5.2.31 INIT (Initialization) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-81
5.2.32 INTR (Maskable Interrupt) . . . . . . . . . . . . . . . . . . . . . . . . . . 5-84
5.2.33 INV (Invalidate Cache Line) . . . . . . . . . . . . . . . . . . . . . . . . . 5-88
5.2.34 KEN (External Cache Enable) . . . . . . . . . . . . . . . . . . . . . . . . 5-89
5.2.35 LOCK (Bus Lock) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-91
5.2.36 M/IO (Memory or I/O) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-95
5.2.37 NA (Next Address) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-96
5.2.38 NMI (Non-Maskable Interrupt) . . . . . . . . . . . . . . . . . . . . . . . 5-97
5.2.39 PCD (Page Cache Disable) . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-99
Summary of Contents for AMD-K5
Page 1: ...AMD K5 Processor Technical Reference Manual TM...
Page 10: ...x AMD K5 Processor Technical Reference Manual 18524C 0 Nov1996...
Page 24: ...1 4 Overview AMD K5 Processor Technical Reference Manual 18524C 0 Nov1996...
Page 54: ...2 30 Internal Architecture AMD K5 Processor Technical Reference Manual 18524C 0 Nov1996...
Page 116: ...4 26 Performance AMD K5 Processor Technical Reference Manual 18524C 0 Nov1996...
Page 356: ...6 44 System Design AMD K5 Processor Technical Reference Manual 18524C 0 Nov1996...
Page 380: ...7 24 Test and Debug AMD K5 Processor Technical Reference Manual 18524C 0 Nov1996...
Page 396: ...A 16 AMD K5 Processor Technical Reference Manual 18524C 0 Nov1996...
Page 406: ...I 10 Index AMD K5 Processor Technical Reference Manual 18524C 0 Nov1996...