Cmsemicon BAT32G1 9 Series, Руководство пользователя

Страница: 813 / 1149

BAT32G1x9 user manual | Chapter 20 Serial interface IICA
www.mcu.com.cn
813 / 1149 Rev.1.02
Fig. 20-32
Example of communication between the slave device → the master device
(Master: Select 8 clocks to wait, Slave: Choose 9 clocks to wait) (2/3).
(2) Address ~ data ~ data
note1
master control
IICAn
ACKDn
（
ACKdetection
）
WTIMn
（
8 or 9 clock cycles
waiting
）
ACKEn
（
ACK
control
）
MSTSn
（
communicdat
ion state
）
STTn
（
ST trigger
）
H
SPTn
（
SP trigger
）
L
WRELn
（
release from
wait
）
INTIICAn
（
interrupt
）
TRCn
（
transmit
/reception
）
bus
SCLAn(bus)
（
Clock line
）
SDAAn(bus)
（
data line
）
slave
IICAn
ACKDn
（
ACKdetection
）
STDn
（
STdetection
）
SPDn
（
SPdetection
）
WTIMn
（
8 or 9 clock cycles
waiting
）
ACKEn
（
ACK control
）
MSTSn
（
communicdat
ion state
）
WRELn
（
release from
wait
）
INTIICAn
（
interrupt
）
TRCn
（
transmit
/reception
）
H
H
L
H
：
slave device waits
：
master device and slave device waits
H
L
L
D
1
7 D
1
6 D
1
5 D
1
4 D
1
3 D
1
2 D
1
1
D
1
0
L
ACK
D
2
7
note1
ACK
L
Ｒ
note2 note2
：
master device waits
Note 1 To remove the wait during the master's reception, the IICAn
must be
placed in the "FFH" or WRELn position.
2. To remove the wait during the slave send, the IICAn
must be
written to the data instead of the WRELn
position bit.