Xilinx Virtex-4 QV FPGA, Manual

Page: 91 / 180

Virtex-4 QV FPGA Ceramic Packaging www.xilinx.com 91
UG496 (v1.1) June 8, 2012
CF1509 (FX140) Ceramic Flip-Chip Column Grid Package
R
9 IO_L12P_9 J34
9 IO_L12N_VREF_9 H34
9 IO_L13P_9 J37
9 IO_L13N_9 J36
9 IO_L14P_9 N30
9 IO_L14N_9 M31
9 IO_L15P_9 N32
9 IO_L15N_9 M32
9 IO_L16P_9 L33
9 IO_L16N_9 K33
9 IO_L25P_CC_LC_9 T30
9 IO_L25N_CC_LC_9 T29
9 IO_L26P_9 U33
9 IO_L26N_9 U32
9 IO_L27P_9 U31
9 IO_L27N_9 U30
9 IO_L28P_9 U27
9 IO_L28N_VREF_9 U26
9 IO_L29P_9 V28
9 IO_L29N_9 U28
9 IO_L30P_9 W26
9 IO_L30N_9 V25
9 IO_L31P_9 V30
9 IO_L31N_9 V29
9 IO_L32P_9 W27
9 IO_L32N_9 V27
10 IO_L17P_10 L6
10 IO_L17N_10 M6
10 IO_L18P_10 M3
10 IO_L18N_10 N3
10 IO_L19P_10 K4
10 IO_L19N_10 L4
10 IO_L20P_10 N5
10 IO_L20N_VREF_10 P5
10 IO_L21P_10 N7
10 IO_L21N_10 P7
10 IO_L22P_10 P6
Table 2-3: FF1517 Package Pinout (FX140) (Cont’d)
Bank Pin Description Pin Number No Connects