Xilinx Virtex-4 QV FPGA, Manual

Page: 136 / 180

136 www.xilinx.com Virtex-4 QV FPGA Ceramic Packaging
UG496 (v1.1) June 8, 2012
Chapter 2: Pinout Tables
R
10 IO_L31N_10 R8
10 IO_L32P_10 U12
10 IO_L32N_10 T11
11 IO_L17P_11 AR37
11 IO_L17N_11 AR38
11 IO_L18P_11 AM35
11 IO_L18N_11 AL35
11 IO_L19P_11 AP35
11 IO_L19N_11 AN35
11 IO_L20P_11 AT39
11 IO_L20N_VREF_11 AR39
11 IO_L21P_11 AG28
11 IO_L21N_11 AH29
11 IO_L22P_11 AP36
11 IO_L22N_11 AP37
11 IO_L23P_VRN_11 AN33
11 IO_L23N_VRP_11 AN34
11 IO_L24P_CC_LC_11 AU38
11 IO_L24N_CC_LC_11 AT38
11 IO_L1P_11 AG33
11 IO_L1N_11 AF33
11 IO_L2P_11 AC28
11 IO_L2N_11 AD29
11 IO_L3P_11 AD27
11 IO_L3N_11 AC27
11 IO_L4P_11 AE31
11 IO_L4N_VREF_11 AE32
11 IO_L5P_11 AD26
11 IO_L5N_11 AE26
11 IO_L6P_11 AF31
11 IO_L6N_11 AG32
11 IO_L7P_11 AH32
11 IO_L7N_11 AH33
11 IO_L8P_CC_LC_11 AJ34
11 IO_L8N_CC_LC_11 AH34
11 IO_L9P_CC_LC_11 AD25
11 IO_L9N_CC_LC_11 AE24
Table 2-4: CF1509 Package Pinout (LX200) (Cont’d)
Bank Pin Description Pin Number No Connect