Xilinx Virtex-4 QV FPGA, Manual

Page: 125 / 180

Virtex-4 QV FPGA Ceramic Packaging www.xilinx.com 125
UG496 (v1.1) June 8, 2012
CF1509 (LX200) Ceramic Flip-Chip Column Grid Package
R
3 IO_L2P_GC_VRN_LC_3 J19
3 IO_L2N_GC_VRP_LC_3 K19
3 IO_L3P_GC_LC_3 N22
3 IO_L3N_GC_LC_3 M22
3 IO_L4P_GC_LC_3 J21
3 IO_L4N_GC_VREF_LC_3 J20
3 IO_L5P_GC_LC_3 M21
3 IO_L5N_GC_LC_3 M20
3 IO_L6P_GC_LC_3 L20
3 IO_L6N_GC_LC_3 L19
3 IO_L7P_GC_LC_3 P22
3 IO_L7N_GC_LC_3 P21
3 IO_L8P_GC_LC_3 L21
3 IO_L8N_GC_LC_3 K21
4 IO_L1P_GC_LC_4 AH20
4 IO_L1N_GC_LC_4 AH19
4 IO_L2P_GC_LC_4 AF19
4 IO_L2N_GC_LC_4 AF18
4 IO_L3P_GC_LC_4 AJ21
4 IO_L3N_GC_LC_4 AJ20
4 IO_L4P_GC_LC_4 AG20
4 IO_L4N_GC_VREF_LC_4 AF20
4 IO_L5P_GC_LC_4 AL20
4 IO_L5N_GC_LC_4 AL19
4 IO_L6P_GC_LC_4 AH18
4 IO_L6N_GC_LC_4 AG18
4 IO_L7P_GC_VRN_LC_4 AL21
4 IO_L7N_GC_VRP_LC_4 AK21
4 IO_L8P_GC_CC_LC_4 AK19
4 IO_L8N_GC_CC_LC_4 AJ19
5 IO_L1P_ADC7_5 B26
5 IO_L1N_ADC7_5 A26
5 IO_L2P_ADC6_5 E28
5 IO_L2N_ADC6_5 F28
5 IO_L3P_ADC5_5 E27
5 IO_L3N_ADC5_5 D27
Table 2-4: CF1509 Package Pinout (LX200) (Cont’d)
Bank Pin Description Pin Number No Connect