36
Virtex-4 QV FPGA Ceramic Packaging
UG496 (v1.1) June 8, 2012
Chapter 2: Pinout Tables
R
14
IO_L6P_14
R4
NC
14
IO_L6N_14
T4
NC
14
IO_L7P_14
R3
NC
14
IO_L7N_14
R2
NC
14
IO_L8P_CC_LC_14
R1
NC
14
IO_L8N_CC_LC_14
T1
NC
14
IO_L9P_CC_LC_14
T6
NC
14
IO_L9N_CC_LC_14
T5
NC
14
IO_L10P_14
T3
NC
14
IO_L10N_14
U3
NC
14
IO_L11P_14
U8
NC
14
IO_L11N_14
U7
NC
14
IO_L12P_14
U2
NC
14
IO_L12N_VREF_14
U1
NC
14
IO_L13P_14
U12
NC
14
IO_L13N_14
U11
NC
14
IO_L14P_14
U10
NC
14
IO_L14N_14
V10
NC
14
IO_L15P_14
U6
NC
14
IO_L15N_14
U5
NC
14
IO_L16P_14
V3
NC
14
IO_L16N_14
V2
NC
14
IO_L25P_CC_LC_14
AA5
NC
14
IO_L25N_CC_LC_14
AA4
NC
14
IO_L26P_14
AA1
NC
14
IO_L26N_14
Y1
NC
14
IO_L27P_14
AB3
NC
14
IO_L27N_14
AA3
NC
14
IO_L28P_14
AB2
NC
14
IO_L28N_VREF_14
AB1
NC
14
IO_L29P_14
AA6
NC
14
IO_L29N_14
Y6
NC
14
IO_L30P_14
Y8
NC
14
IO_L30N_14
Y7
NC
14
IO_L31P_14
Y9
NC
14
IO_L31N_14
W9
NC
14
IO_L32P_14
W11
NC
14
IO_L32N_14
W10
NC
Table 2-1:
CF1140 Package Pinout (SX55) (Cont’d)
Bank
Pin Description
Pin
Number
No Connects