Xilinx Virtex-4 QV FPGA, Manual

Page: 95 / 180

Virtex-4 QV FPGA Ceramic Packaging www.xilinx.com 95
UG496 (v1.1) June 8, 2012
CF1509 (FX140) Ceramic Flip-Chip Column Grid Package
R
11 IO_L31P_11 AK33
11 IO_L31N_11 AK32
11 IO_L32P_11 AG28
11 IO_L32N_11 AF28
12 IO_L17P_12 AM6
12 IO_L17N_12 AL6
12 IO_L18P_12 AH7
12 IO_L18N_12 AG7
12 IO_L19P_12 AG10
12 IO_L19N_12 AF10
12 IO_L20P_12 AM5
12 IO_L20N_VREF_12 AL5
12 IO_L21P_12 AT4
12 IO_L21N_12 AR4
12 IO_L22P_12 AK6
12 IO_L22N_12 AJ6
12 IO_L23P_VRN_12 AR6
12 IO_L23N_VRP_12 AP6
12 IO_L24P_CC_LC_12 AH8
12 IO_L24N_CC_LC_12 AG8
12 IO_L1P_12 AB12
12 IO_L1N_12 AB11
12 IO_L2P_12 AB10
12 IO_L2N_12 AC10
12 IO_L3P_12 AA14
12 IO_L3N_12 AA13
12 IO_L4P_12 AC9
12 IO_L4N_VREF_12 AC8
12 IO_L5P_12 AC12
12 IO_L5N_12 AD11
12 IO_L6P_12 AD10
12 IO_L6N_12 AD9
12 IO_L7P_12 AC13
12 IO_L7N_12 AB13
12 IO_L8P_CC_LC_12 AD7
12 IO_L8N_CC_LC_12 AC7
12 IO_L9P_CC_LC_12 AF9
Table 2-3: FF1517 Package Pinout (FX140) (Cont’d)
Bank Pin Description Pin Number No Connects