Xilinx Virtex-4 QV FPGA, Manual

Page: 128 / 180

128 www.xilinx.com Virtex-4 QV FPGA Ceramic Packaging
UG496 (v1.1) June 8, 2012
Chapter 2: Pinout Tables
R
6 IO_L17N_6 H13
6 IO_L18P_6 E9
6 IO_L18N_6 F9
6 IO_L19P_6 C12
6 IO_L19N_6 D12
6 IO_L20P_6 B7
6 IO_L20N_VREF_6 C7
6 IO_L21P_6 D15
6 IO_L21N_6 C15
6 IO_L22P_6 G10
6 IO_L22N_6 H10
6 IO_L23P_VRN_6 A9
6 IO_L23N_VRP_6 A8
6 IO_L24P_CC_LC_6 E8
6 IO_L24N_CC_LC_6 F8
6 IO_L9P_CC_LC_6 F14
6 IO_L9N_CC_LC_6 E14
6 IO_L10P_6 H12
6 IO_L10N_6 J12
6 IO_L11P_6 G13
6 IO_L11N_6 G12
6 IO_L12P_6 C9
6 IO_L12N_VREF_6 D9
6 IO_L13P_6 B15
6 IO_L13N_6 A15
6 IO_L14P_6 F11
6 IO_L14N_6 G11
6 IO_L15P_6 B12
6 IO_L15N_6 B11
6 IO_L16P_6 B8
6 IO_L16N_6 C8
6 IO_L25P_CC_LC_6 E16
6 IO_L25N_CC_LC_6 D16
6 IO_L26P_6 D7
6 IO_L26N_6 E7
6 IO_L27P_6 A6
6 IO_L27N_6 B6
6 IO_L28P_6 J10
Table 2-4: CF1509 Package Pinout (LX200) (Cont’d)
Bank Pin Description Pin Number No Connect