Xilinx Virtex-4 QV FPGA, Manual

Page: 63 / 180

Virtex-4 QV FPGA Ceramic Packaging www.xilinx.com 63
UG496 (v1.1) June 8, 2012
CF1144 (FX60) Ceramic Flip-Chip Column Grid Package
R
12 IO_L26P_12 AM3
12 IO_L26N_12 AL3
12 IO_L27P_12 AG8
12 IO_L27N_12 AG7
12 IO_L28P_12 AD7
12 IO_L28N_VREF_12 AD6
12 IO_L29P_12 AM6
12 IO_L29N_12 AL6
12 IO_L30P_12 AG6
12 IO_L30N_12 AG5
12 IO_L31P_12 AC10
12 IO_L31N_12 AC9
12 IO_L32P_12 AJ5
12 IO_L32N_12 AH5
0 VCCO_0
( 1 )
Y15
0 VCCO_0
( 1 )
T17
0 VCCO_0
( 1 )
W18
0 VCCO_0
( 1 )
R20
1 VCCO_1 G14
1 VCCO_1 F17
2 VCCO_2 AJ18
2 VCCO_2 AH21
3 VCCO_3 K15
3 VCCO_3 J18
4 VCCO_4 AF17
4 VCCO_4 AE20
5 VCCO_5 E20
5 VCCO_5 H21
5 VCCO_5 L22
5 VCCO_5 D23
5 VCCO_5 P23
5 VCCO_5 G24
5 VCCO_5 K25
5 VCCO_5 C26
5 VCCO_5 F27
6 VCCO_6 D3
Table 2-2: CF1144 Package(FX60) (Cont’d)
Bank Pin Description
Pin
Number
No Connects