Xilinx Virtex-4 QV FPGA, Manual

Page: 48 / 180

48 www.xilinx.com Virtex-4 QV FPGA Ceramic Packaging
UG496 (v1.1) June 8, 2012
Chapter 2: Pinout Tables
R
1 IO_L7P_D19_LC_1 E16
1 IO_L7N_D18_LC_1 F16
1 IO_L8P_D17_CC_LC_1 F13
1 IO_L8N_D16_CC_LC_1 G13
2 IO_L1P_D15_CC_LC_2 AH22
2 IO_L1N_D14_CC_LC_2 AJ22
2 IO_L2P_D13_LC_2 AK18
2 IO_L2N_D12_LC_2 AK17
2 IO_L3P_D11_LC_2 AG22
2 IO_L3N_D10_LC_2 AG21
2 IO_L4P_D9_LC_2 AH17
2 IO_L4N_D8_VREF_LC_2 AJ17
2 IO_L5P_D7_LC_2 AJ21
2 IO_L5N_D6_LC_2 AJ20
2 IO_L6P_D5_LC_2 AJ19
2 IO_L6N_D4_LC_2 AK19
2 IO_L7P_D3_LC_2 AG20
2 IO_L7N_D2_LC_2 AH20
2 IO_L8P_D1_LC_2 AH19
2 IO_L8N_D0_LC_2 AH18
3 IO_L1P_GC_CC_LC_3 H17
3 IO_L1N_GC_CC_LC_3 J17
3 IO_L2P_GC_VRN_LC_3 K16
3 IO_L2N_GC_VRP_LC_3 L16
3 IO_L3P_GC_LC_3 K18
3 IO_L3N_GC_LC_3 K17
3 IO_L4P_GC_LC_3 J16
3 IO_L4N_GC_VREF_LC_3 J15
3 IO_L5P_GC_LC_3 K19
3 IO_L5N_GC_LC_3 J19
3 IO_L6P_GC_LC_3 J14
3 IO_L6N_GC_LC_3 K14
3 IO_L7P_GC_LC_3 H19
3 IO_L7N_GC_LC_3 H18
3 IO_L8P_GC_LC_3 L15
Table 2-2: CF1144 Package(FX60) (Cont’d)
Bank Pin Description
Pin
Number
No Connects