Xilinx Virtex-4 QV FPGA, Manual

Page: 51 / 180

Virtex-4 QV FPGA Ceramic Packaging www.xilinx.com 51
UG496 (v1.1) June 8, 2012
CF1144 (FX60) Ceramic Flip-Chip Column Grid Package
R
5 IO_L29P_5 L26
5 IO_L29N_5 L25
5 IO_L30P_5 P22
5 IO_L30N_5 N22
5 IO_L31P_5 P24
5 IO_L31N_5 N24
5 IO_L32P_5 N23
5 IO_L32N_5 M23
6 IO_L1P_6 G10
6 IO_L1N_6 H10
6 IO_L2P_6 D10
6 IO_L2N_6 C10
6 IO_L3P_6 F10
6 IO_L3N_6 F9
6 IO_L4P_6 H9
6 IO_L4N_VREF_6 J9
6 IO_L5P_6 F11
6 IO_L5N_6 E11
6 IO_L6P_6 D9
6 IO_L6N_6 E9
6 IO_L7P_6 D12
6 IO_L7N_6 D11
6 IO_L8P_CC_LC_6 C9
6 IO_L8N_CC_LC_6 C8
6 IO_L17P_6 J12
6 IO_L17N_6 H12
6 IO_L18P_6 E7
6 IO_L18N_6 E6
6 IO_L19P_6 E13
6 IO_L19N_6 E12
6 IO_L20P_6 K9
6 IO_L20N_VREF_6 K8
6 IO_L21P_6 E14
6 IO_L21N_6 D14
6 IO_L22P_6 C7
6 IO_L22N_6 D7
Table 2-2: CF1144 Package(FX60) (Cont’d)
Bank Pin Description
Pin
Number
No Connects