64
Virtex-4 QV FPGA Ceramic Packaging
UG496 (v1.1) June 8, 2012
Chapter 2: Pinout Tables
R
6
VCCO_6
C6
6
VCCO_6
F7
6
VCCO_6
J8
6
VCCO_6
E10
6
VCCO_6
H11
6
VCCO_6
L12
6
VCCO_6
D13
6
VCCO_6
C16
7
VCCO_7
AM19
7
VCCO_7
AL22
7
VCCO_7
AD23
7
VCCO_7
AG24
7
VCCO_7
AK25
7
VCCO_7
AF27
7
VCCO_7
AJ28
7
VCCO_7
AM29
7
VCCO_7
AL32
8
VCCO_8
AJ8
8
VCCO_8
AM9
8
VCCO_8
AE10
8
VCCO_8
AH11
8
VCCO_8
AA12
8
VCCO_8
AL12
8
VCCO_8
AD13
8
VCCO_8
AG14
8
VCCO_8
AK15
9
VCCO_9
N26
9
VCCO_9
T27
9
VCCO_9
J28
9
VCCO_9
M29
9
VCCO_9
E30
9
VCCO_9
R30
9
VCCO_9
H31
9
VCCO_9
L32
10
VCCO_10
P3
10
VCCO_10
G4
10
VCCO_10
U4
10
VCCO_10
K5
Table 2-2:
CF1144 Package(FX60) (Cont’d)
Bank
Pin Description
Pin
Number
No Connects