Xilinx Virtex-4 QV FPGA, Manual

Page: 148 / 180

148 www.xilinx.com Virtex-4 QV FPGA Ceramic Packaging
UG496 (v1.1) June 8, 2012
Chapter 2: Pinout Tables
R
7 VCCO_7 AW33
8 VCCO_8 AJ13
8 VCCO_8 AK10
8 VCCO_8 AM14
8 VCCO_8 AN11
8 VCCO_8 AP8
8 VCCO_8 AT12
8 VCCO_8 AU9
8 VCCO_8 AV6
8 VCCO_8 AW13
8 VCCO_8 AW3
9 VCCO_9 D38
9 VCCO_9 E35
9 VCCO_9 G39
9 VCCO_9 H36
9 VCCO_9 J33
9 VCCO_9 L37
9 VCCO_9 M34
9 VCCO_9 N31
9 VCCO_9 P28
10 VCCO_10 B4
10 VCCO_10 C1
10 VCCO_10 E5
10 VCCO_10 F2
10 VCCO_10 H6
10 VCCO_10 L7
10 VCCO_10 N11
10 VCCO_10 P8
10 VCCO_10 R15
10 VCCO_10 T12
11 VCCO_11 AD28
11 VCCO_11 AE25
11 VCCO_11 AF32
11 VCCO_11 AG29
11 VCCO_11 AJ33
11 VCCO_11 AM34
11 VCCO_11 AP38
11 VCCO_11 AR35
Table 2-4: CF1509 Package Pinout (LX200) (Cont’d)
Bank Pin Description Pin Number No Connect