Xilinx Virtex-4 QV FPGA, Manual

Page: 17 / 180

Virtex-4 QV FPGA Ceramic Packaging www.xilinx.com 17
UG496 (v1.1) June 8, 2012
CF1140 (SX55) Ceramic Flip-Chip Column Grid Package
R
1 IO_L17N_CC_LC_1 A20
1 IO_L18P_VRN_LC_1 K16
1 IO_L18N_VRP_LC_1 L16
1 IO_L19P_LC_1 J20
1 IO_L19N_LC_1 L19
1 IO_L20P_LC_1 H15
1 IO_L20N_VREF_LC_1 J15
1 IO_L21P_LC_1 G21
1 IO_L21N_LC_1 H20
1 IO_L22P_LC_1 G15
1 IO_L22N_LC_1 F14
1 IO_L23P_LC_1 F21
1 IO_L23N_LC_1 F20
1 IO_L24P_LC_1 A15
1 IO_L24N_LC_1 B15
2 IO_L1P_D15_CC_LC_2 AJ22
2 IO_L1N_D14_CC_LC_2 AJ21
2 IO_L2P_D13_LC_2 AC15
2 IO_L2N_D12_LC_2 AB15
2 IO_L3P_D11_LC_2 AG22
2 IO_L3N_D10_LC_2 AH22
2 IO_L4P_D9_LC_2 AL14
2 IO_L4N_D8_VREF_LC_2 AK14
2 IO_L5P_D7_LC_2 AG21
2 IO_L5N_D6_LC_2 AF20
2 IO_L6P_D5_LC_2 AF14
2 IO_L6N_D4_LC_2 AG13
2 IO_L7P_D3_LC_2 AE21
2 IO_L7N_D2_LC_2 AF21
2 IO_L8P_D1_LC_2 AP15
2 IO_L8N_D0_LC_2 AN15
2 IO_L9P_GC_CC_LC_2 AC19
2 IO_L9N_GC_CC_LC_2 AB18
2 IO_L10P_GC_LC_2 AD16
2 IO_L10N_GC_LC_2 AF15
2 IO_L11P_GC_LC_2 AN20
Table 2-1: CF1140 Package Pinout (SX55) (Cont’d)
Bank Pin Description
Pin
Number
No Connects