Xilinx Virtex-4 QV FPGA, Manual

Page: 96 / 180

96 www.xilinx.com Virtex-4 QV FPGA Ceramic Packaging
UG496 (v1.1) June 8, 2012
Chapter 2: Pinout Tables
R
12 IO_L9N_CC_LC_12 AF8
12 IO_L10P_12 AE8
12 IO_L10N_12 AE7
12 IO_L11P_12 AC14
12 IO_L11N_12 AB15
12 IO_L12P_12 AG6
12 IO_L12N_VREF_12 AG5
12 IO_L13P_12 AN3
12 IO_L13N_12 AM3
12 IO_L14P_12 AJ5
12 IO_L14N_12 AH5
12 IO_L15P_12 AP4
12 IO_L15N_12 AN4
12 IO_L16P_12 AL4
12 IO_L16N_12 AL3
12 IO_L25P_CC_LC_12 AU5
12 IO_L25N_CC_LC_12 AT5
12 IO_L26P_12 AK7
12 IO_L26N_12 AJ7
12 IO_L27P_12 AH10
12 IO_L27N_12 AH9
12 IO_L28P_12 AT3
12 IO_L28N_VREF_12 AR3
12 IO_L29P_12 AM8
12 IO_L29N_12 AM7
12 IO_L30P_12 AP5
12 IO_L30N_12 AN5
12 IO_L31P_12 AU6
12 IO_L31N_12 AT6
12 IO_L32P_12 AL8
12 IO_L32N_12 AK8
13 IO_L17P_13 AA36
13 IO_L17N_13 AB36
13 IO_L18P_13 AA35
13 IO_L18N_13 AB35
13 IO_L19P_13 W30
13 IO_L19N_13 W29
Table 2-3: FF1517 Package Pinout (FX140) (Cont’d)
Bank Pin Description Pin Number No Connects