Xilinx Virtex-4 QV FPGA, Manual

Page: 122 / 180

122 www.xilinx.com Virtex-4 QV FPGA Ceramic Packaging
UG496 (v1.1) June 8, 2012
Chapter 2: Pinout Tables
R
1 IO_L26P_LC_1 A18
1 IO_L26N_LC_1 B18
1 IO_L27P_LC_1 D24
1 IO_L27N_LC_1 C24
1 IO_L28P_LC_1 U20
1 IO_L28N_VREF_LC_1 U18
1 IO_L29P_LC_1 A24
1 IO_L29N_LC_1 A23
1 IO_L30P_LC_1 T18
1 IO_L30N_LC_1 R18
1 IO_L31P_LC_1 N23
1 IO_L31N_LC_1 M23
1 IO_L32P_CC_LC_1 P17
1 IO_L32N_CC_LC_1 R17
1 IO_L33P_CC_LC_1 L24
1 IO_L33N_CC_LC_1 K23
1 IO_L34P_LC_1 M17
1 IO_L34N_LC_1 N17
1 IO_L35P_LC_1 K24
1 IO_L35N_LC_1 J24
1 IO_L36P_LC_1 J17
1 IO_L36N_VREF_LC_1 K17
1 IO_L37P_LC_1 D25
1 IO_L37N_LC_1 C25
1 IO_L38P_LC_1 D17
1 IO_L38N_LC_1 E17
1 IO_L39P_LC_1 B25
1 IO_L39N_LC_1 A25
1 IO_L40P_LC_1 B17
1 IO_L40N_LC_1 C17
2 IO_L1P_D15_CC_LC_2 AN25
2 IO_L1N_D14_CC_LC_2 AN24
2 IO_L2P_D13_LC_2 AT14
2 IO_L2N_D12_LC_2 AR14
2 IO_L3P_D11_LC_2 AV24
2 IO_L3N_D10_LC_2 AW24
2 IO_L4P_D9_LC_2 AV15
Table 2-4: CF1509 Package Pinout (LX200) (Cont’d)
Bank Pin Description Pin Number No Connect