Xilinx Virtex-4 QV FPGA, Manual

Page: 131 / 180

Virtex-4 QV FPGA Ceramic Packaging www.xilinx.com 131
UG496 (v1.1) June 8, 2012
CF1509 (LX200) Ceramic Flip-Chip Column Grid Package
R
8 IO_L25N_CC_LC_8 AV12
8 IO_L26P_8 AW9
8 IO_L26N_8 AV9
8 IO_L27P_8 AN14
8 IO_L27N_8 AM13
8 IO_L28P_8 AT11
8 IO_L28N_VREF_8 AR11
8 IO_L29P_8 AT13
8 IO_L29N_8 AR13
8 IO_L30P_8 AV10
8 IO_L30N_8 AU10
8 IO_L31P_8 AW14
8 IO_L31N_8 AV14
8 IO_L32P_8 AW11
8 IO_L32N_8 AW10
8 IO_L17P_8 AL14
8 IO_L17N_8 AL13
8 IO_L18P_8 AU8
8 IO_L18N_8 AT8
8 IO_L19P_8 AR12
8 IO_L19N_8 AP12
8 IO_L20P_8 AR9
8 IO_L20N_VREF_8 AP9
8 IO_L21P_8 AV13
8 IO_L21N_8 AU13
8 IO_L22P_8 AT10
8 IO_L22N_8 AT9
8 IO_L23P_VRN_8 AU12
8 IO_L23N_VRP_8 AU11
8 IO_L24P_CC_LC_8 AV8
8 IO_L24N_CC_LC_8 AV7
8 IO_L1P_8 AV5
8 IO_L1N_8 AU5
8 IO_L2P_8 AJ10
8 IO_L2N_8 AJ9
8 IO_L3P_8 AN9
8 IO_L3N_8 AN8
8 IO_L4P_8 AL9
Table 2-4: CF1509 Package Pinout (LX200) (Cont’d)
Bank Pin Description Pin Number No Connect