www.ti.com
System Control Register Descriptions
Table 9-7. PINMUX3 - Pin Mux 3 (GIO/Misc) Pin Mux Register Field Descriptions (continued)
Bit
Field
Value
Description
17
GIO17
Enable GIO[17](GPIO Pin Mux)
0
GIO[17]
1
CLKOUT2
16
GIO18
Enable GIO[18](GPIO Pin Mux)
0
GIO[18]
1
CLKOUT1
15-14
GIO19
Enable GIO[19](GPIO Pin Mux)
0
GIO[19]
1
SD1_DATA0
2
UART2_TXD
3
Reserved
13-12
GIO20
Enable GIO20](GPIO Pin Mux)
0
GIO[20]
1
SD1_DATA1
2
UART2_RXD
3
Reserved
11-10
GIO21
Enable GIO[21](GPIO Pin Mux)
0
GIO[21]
1
SD1_DATA2
2
UART2_CTS
3
Reserved
9-8
GIO22
Enable GIO22 ](GPIO Pin Mux)
0
GIO[22]
1
SD1_DATA3
2
UART2_RTS
3
Reserved
7
GIO23
Enable GIO[23 ](GPIO Pin Mux)
0
GIO[23]
1
SD1_CMD
6
GIO24
Enable GIO[24 ](GPIO Pin Mux)
0
GIO[24]
1
SD1_CLK
5
GIO25
Enable GIO[25 ](GPIO Pin Mux)
0
GIO[25]
1
ASP0_FSR
4
GIO26
Enable GIO[26](GPIO Pin Mux)
0
GIO[26]
1
ASP0_CLKR
3
GIO27
Enable GIO[27] (GPIO Pin Mux)
0
GIO[27]
1
ASP0_DR
2
GIO28
Enable GIO[28](GPIO Pin Mux)
0
GIO[28]
1
ASP0_FSX
1
GIO29
Enable GIO[29](GPIO Pin Mux)
0
GIO[29]
1
ASP0_CLKX
SPRUFX7 – July 2008
System Control Module
125