UM10208_2
© NXP B.V. 2007. All rights reserved.
User manual
Rev. 02 — 1 June 2007
355 of 362
continued >>
NXP Semiconductors
UM10208
Chapter 27: LPC2800 Supplementary information
SDRAM initialization . . . . . . . . . . . . . . . . . . . 110
SDRAM usage notes . . . . . . . . . . . . . . . . . . . 111
Programming the Micron MT48LC8M16A2 mode
register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
Mapping the MODE register value. . . . . . . . . 113
Address mapping tables . . . . . . . . . . . . . . . . 113
32-bit memory data bus width . . . . . . . . . . . . 113
16-bit memory data-bus width . . . . . . . . . . . . 114
Chapter 9: Interrupt controller
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
Description . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
Interrupt sources . . . . . . . . . . . . . . . . . . . . . . 117
Peripherals that supply multiple interrupts . . 119
Register description . . . . . . . . . . . . . . . . . . . 120
Interrupt controller registers . . . . . . . . . . . . 120
Interrupt Request Registers (INT_REQ1:29,
0x8030 0404 - 0x8030 0474) . . . . . . . . . . . . 121
Priority Mask Registers (INT_PRIOMASK0:1,
0x8030 0000 - 0x8030 0004) . . . . . . . . . . . . 123
Features Register (INT_FEATURES -
0x8030 0300) . . . . . . . . . . . . . . . . . . . . . . . . 123
Spurious interrupts . . . . . . . . . . . . . . . . . . . . 123
Case studies on spurious interrupts. . . . . . . 124
Workaround . . . . . . . . . . . . . . . . . . . . . . . . . 125
Interrupt controller usage notes . . . . . . . . . 126
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
Description . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
Register descriptions . . . . . . . . . . . . . . . . . . 128
Timer register map . . . . . . . . . . . . . . . . . . . . 128
Load registers . . . . . . . . . . . . . . . . . . . . . . . 129
Value registers . . . . . . . . . . . . . . . . . . . . . . . 129
Control registers. . . . . . . . . . . . . . . . . . . . . . 129
Interrupt Clear registers . . . . . . . . . . . . . . . . 129
Chapter 11: WatchDog Timer (WDT)
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
Applications . . . . . . . . . . . . . . . . . . . . . . . . . . 130
Description . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
Register description . . . . . . . . . . . . . . . . . . . 130
Watchdog Status Register (WDT_SR -
0x8000 2800) . . . . . . . . . . . . . . . . . . . . . . . . 131
Watchdog Prescale Register (WDT_PR -
0x8000 280C) . . . . . . . . . . . . . . . . . . . . . . . 132
Watchdog Match Register 1 (WDT_MR1 -
0x8000 281C) . . . . . . . . . . . . . . . . . . . . . . . 133
Sample setup. . . . . . . . . . . . . . . . . . . . . . . . . 134
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . 135
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
Description . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
Inputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
Register descriptions . . . . . . . . . . . . . . . . . . 138