UM10208_2
© NXP B.V. 2007. All rights reserved.
User manual
Rev. 02 — 1 June 2007
349 of 362
continued >>
NXP Semiconductors
UM10208
Chapter 27: LPC2800 Supplementary information
Table 290.SAI1 Mask Register (SAIMASK1 -
0x8020 0014) . . . . . . . . . . . . . . . . . . . . . . . . .255
Table 291.Use of SAI IN registers . . . . . . . . . . . . . . . . . .257
Table 292.DAO pins . . . . . . . . . . . . . . . . . . . . . . . . . . . .259
Table 293.DAO registers . . . . . . . . . . . . . . . . . . . . . . . . .259
Table 294.Stream I/O Configuration Register (SIOCR -
0x8020 0384) . . . . . . . . . . . . . . . . . . . . . . . . .260
Table 295.Stream I/O Configuration Register (SIOCR -
0x8020 0384) . . . . . . . . . . . . . . . . . . . . . . . . .260
Table 296.SAO1 register map . . . . . . . . . . . . . . . . . . . . .261
Table 297.SAO1 Status Register (SAOSTAT1 -
0x8020 0210) . . . . . . . . . . . . . . . . . . . . . . . . .262
Table 298.SAO1 Mask Register (SAOMASK1 -
0x8020 0214) . . . . . . . . . . . . . . . . . . . . . . . . .262
Table 299.Use of SAO1 OUT registers . . . . . . . . . . . . . .264
Table 300.Analog input pins . . . . . . . . . . . . . . . . . . . . . .266
Table 301.Maximum source voltage swing vs. external series
resistance and PGA gain . . . . . . . . . . . . . . . .267
0x8020 0384) . . . . . . . . . . . . . . . . . . . . . . . . .268
Table 304.Dual Analog In Control Register (DAINCTRL -
0x8020 03A4) . . . . . . . . . . . . . . . . . . . . . . . . .268
Table 305.Dual ADC Control Register (DADCCTRL -
0x8020 03A8) . . . . . . . . . . . . . . . . . . . . . . . . .269
Table 306.Decimator Control Register (DECCTRL -
0x8020 03AC). . . . . . . . . . . . . . . . . . . . . . . . .270
Table 307.Decimator status register (DECSTAT -
0x8020 03B0) Read Only . . . . . . . . . . . . . . . .270
Table 308.SAI4 register map . . . . . . . . . . . . . . . . . . . . . .271
Table 309.SAI4 Status Register (SAISTAT4 -
0x8020 0190) . . . . . . . . . . . . . . . . . . . . . . . . .272
Table 310.SAI4 Mask Register (SAIMASK4 -
0x8020 0194) . . . . . . . . . . . . . . . . . . . . . . . . .272
Table 311. Startup Timer delays . . . . . . . . . . . . . . . . . . . .273
Table 312.DDAC output pins . . . . . . . . . . . . . . . . . . . . . .276
Table 313.Dual DAC registers . . . . . . . . . . . . . . . . . . . . .276
Table 314.Stream I/O Configuration Register (SIOCR -
0x8020 0384) . . . . . . . . . . . . . . . . . . . . . . . . .277
Table 315.Dual DAC Control Register (DDACCTRL -
0x8020 0398) . . . . . . . . . . . . . . . . . . . . . . . . .277
Table 316.Valid combinations in the MODE and ROLLOFF
fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .279
Table 317.Dual DAC status register (DDACSTAT -
0x8020 039C) Read Only . . . . . . . . . . . . . . . .279
Table 318.Dual DAC Settings Register (DDACSET -
0x8020 03A0) . . . . . . . . . . . . . . . . . . . . . . . . .279
Table 319.SAO2 register map . . . . . . . . . . . . . . . . . . . . .280
Table 320.SAO2 Status Register (SAOSTAT2 -
0x8020 0290) . . . . . . . . . . . . . . . . . . . . . . . . .281
Table 321.SAO2 Mask Register (SAOMASK2 -
0x8020 0294) . . . . . . . . . . . . . . . . . . . . . . . . . 281
Table 322.SD/MCI Card Interface Pin Description . . . . . 284
Table 323.Command format . . . . . . . . . . . . . . . . . . . . . . 288
Table 324.Simple response format . . . . . . . . . . . . . . . . . 289
Table 325.Long response format . . . . . . . . . . . . . . . . . . 289
Table 326.Command path status flags . . . . . . . . . . . . . . 289
Table 327.CRC token status . . . . . . . . . . . . . . . . . . . . . . 292
Table 328.Data path status flags . . . . . . . . . . . . . . . . . . 293
Table 329.Transmit FIFO status flags. . . . . . . . . . . . . . . 294
Table 330.Receive FIFO status flags . . . . . . . . . . . . . . . 294
Table 331.SD/MCI register map . . . . . . . . . . . . . . . . . . . 295
Table 332.Power Control register (MCIPower -
0x8010 0000) . . . . . . . . . . . . . . . . . . . . . . . . . 296
Table 333.Clock Control register (MCIClock -
0x8010 0004) . . . . . . . . . . . . . . . . . . . . . . . . . 296
Table 334.Argument register (MCIArgument -
0x8010 0008) . . . . . . . . . . . . . . . . . . . . . . . . . 297
Table 335.Command register (MCICommand -
0x8010 000C) . . . . . . . . . . . . . . . . . . . . . . . . 297
Table 336.Command Response Types. . . . . . . . . . . . . . 297
Table 337.Command Response register
(MCIRespCommand - 0x8010 0010) . . . . . . . 298
Table 338.Response registers (MCIResponse0-3 -es
0x8010 0024) . . . . . . . . . . . . . . . . . . . . . . . . . 298
Table 341.Data Length register (MCIDataLength -
0x8010 0028) . . . . . . . . . . . . . . . . . . . . . . . . . 299
Table 342.Data Control register (MCIDataCtrl -
0x8010 002C) . . . . . . . . . . . . . . . . . . . . . . . . 299
Table 343.Data Block Length . . . . . . . . . . . . . . . . . . . . . 299
Table 344.Data Counter register (MCIDataCnt -
0x8010 0030) . . . . . . . . . . . . . . . . . . . . . . . . . 300
Table 345.Status register (MCIStatus - 0x8010 0034) . . 300
Table 346.Clear register (MCIClear - 0x8010 0038) . . . . 301
Table 347.Interrupt Mask registers (MCIMask0-1, addresses
0x8010 003C and 0x8010 0040) . . . . . . . . . . 302
Table 348.FIFO Counter register (MCIFifoCnt -
0x8010 0048) . . . . . . . . . . . . . . . . . . . . . . . . . 302
Table 349.Data FIFO register (MCIFIFO - 0x8010 0080
: 00BC). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 303
Table 350.LCD Interface Pins. . . . . . . . . . . . . . . . . . . . . 304
Table 351.LCD interface registers . . . . . . . . . . . . . . . . . 305
Table 352.Control Register (LCDCTRL - 0x8010 3004) . 306
Table 353.Status Register (LCDSTAT - 0x8010 3000) Read
Only . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 307
Table 354.Raw Interrupt Status Register (LCDISTAT -