UG0331 User Guide Revision 15.0
x
CoreResetP Soft Reset Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 660
21.3.1
Register Lock Bits Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 674
22.1.1
22.3.10 Cache Lock Base Address Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 688
22.3.11 Cache Flush Index Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 688
22.3.12 MSS DDR Bridge Buffer Timer Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 689
22.3.13 MSS DDR Bridge Non-Bufferable Address Control Register . . . . . . . . . . . . . . . . . . . . . . . . 689
22.3.14 MSS DDR Bridge Non-Bufferable Size Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 689
22.3.15 MSS DDR Bridge Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 690
22.3.16 EDAC Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 691
22.3.17 Master Weight Configuration Register 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 691
22.3.18 Master Weight Configuration Register 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 692
22.3.19 Software Interrupt Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 693
22.3.20 Software Reset Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 693
22.3.21 M3 Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 695
22.3.22 Fabric Interface Control (FIC) Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 695
22.3.23 Loopback Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 696
22.3.24 GPIO System Reset Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 696
22.3.25 GPIO Input Source Select Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 697
22.3.26 MDDR Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 697
22.3.27 USB I/O Input Select Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 698
22.3.28 Peripheral Clock MUX Select Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 698
22.3.29 Watchdog Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 699
22.3.30 MDDR I/O Calibration Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 699
22.3.31 EDAC Interrupt Enable Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 699
22.3.32 USB Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 701
Содержание SmartFusion2 MSS
Страница 1: ...UG0331 User Guide SmartFusion2 Microcontroller Subsystem ...
Страница 166: ...Cortex M3 Processor Reference Material UG0331 User Guide Revision 15 0 132 ...
Страница 200: ...Embedded NVM eNVM Controllers UG0331 User Guide Revision 15 0 166 Figure 87 System Builder Window ...
Страница 407: ...Universal Serial Bus OTG Controller UG0331 User Guide Revision 15 0 373 ...
Страница 806: ...Fabric Interface Controller UG0331 User Guide Revision 15 0 772 Figure 345 FIC Master AHB Lite Subsystem ...