CHAPTER 7 DMAC
Preliminary User’s Manual A14874EJ3V0UM
155
(2) DMA destination address registers 0L to 3L (DDA0L to DDA3L)
These registers can be read or written in 16-bit units.
Figure 7-4. DMA Destination Address Registers 0L to 3L (DDA0L to DDA3L)
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
DDA0L
DA
15
DA
14
DA
13
DA
12
DA
11
DA
10
DA
9
DA
8
DA
7
DA
6
DA
5
DA
4
DA
3
DA
2
DA
1
DA
0
Address
FFFFF084H
After reset
Undefined
DDA1L
DA
15
DA
14
DA
13
DA
12
DA
11
DA
10
DA
9
DA
8
DA
7
DA
6
DA
5
DA
4
DA
3
DA
2
DA
1
DA
0
Address
FFFFF08CH
After reset
Undefined
DDA2L
DA
15
DA
14
DA
13
DA
12
DA
11
DA
10
DA
9
DA
8
DA
7
DA
6
DA
5
DA
4
DA
3
DA
2
DA
1
DA
0
Address
FFFFF094H
After reset
Undefined
DDA3L
DA
15
DA
14
DA
13
DA
12
DA
11
DA
10
DA
9
DA
8
DA
7
DA
6
DA
5
DA
4
DA
3
DA
2
DA
1
DA
0
Address
FFFFF09CH
After reset
Undefined
Bit position
Bit name
Function
15 to 0
DA15 to
DA0
Sets the DMA transfer destination address (A15 to A0). During a DMA transfer, the next DMA
transfer destination address is maintained. For a flyby transfer, this is ignored.
