Xilinx Virtex-4 QV FPGA, Руководство пользователя

Страница: 39 / 180

Virtex-4 QV FPGA Ceramic Packaging www.xilinx.com 39
UG496 (v1.1) June 8, 2012
CF1140 (SX55) Ceramic Flip-Chip Column Grid Package
R
10 VCCO_10 N6
10 VCCO_10 M9
10 VCCO_10 R10
10 VCCO_10 P13
11 VCCO_11 AA22
11 VCCO_11 Y25
11 VCCO_11 AC26
11 VCCO_11 AB29
11 VCCO_11 AE30
11 VCCO_11 AH31
11 VCCO_11 AL32
11 VCCO_11 AD33
11 VCCO_11 AG34
12 VCCO_12 AH1
12 VCCO_12 AL2
12 VCCO_12 AD3
12 VCCO_12 AG4
12 VCCO_12 AC6
12 VCCO_12 AF7
12 VCCO_12 AB9
12 VCCO_12 AA12
12 VCCO_12 Y15
13 VCCO_13 U24 NC
13 VCCO_13 T27 NC
13 VCCO_13 W28 NC
13 VCCO_13 R30 NC
13 VCCO_13 V31 NC
13 VCCO_13 AA32 NC
13 VCCO_13 P33 NC
13 VCCO_13 U34 NC
14 VCCO_14 V1 NC
14 VCCO_14 AA2 NC
14 VCCO_14 P3 NC
14 VCCO_14 U4 NC
14 VCCO_14 Y5 NC
14 VCCO_14 T7 NC
14 VCCO_14 W8 NC
14 VCCO_14 V11 NC
Table 2-1: CF1140 Package Pinout (SX55) (Cont’d)
Bank Pin Description
Pin
Number
No Connects