Xilinx Virtex-4 QV FPGA, Руководство пользователя

Страница: 31 / 180

Virtex-4 QV FPGA Ceramic Packaging www.xilinx.com 31
UG496 (v1.1) June 8, 2012
CF1140 (SX55) Ceramic Flip-Chip Column Grid Package
R
11 IO_L10P_11 AE32
11 IO_L10N_11 AD32
11 IO_L11P_11 AC28
11 IO_L11N_11 AB28
11 IO_L12P_11 AD30
11 IO_L12N_VREF_11 AD31
11 IO_L13P_11 AG32
11 IO_L13N_11 AG33
11 IO_L14P_11 AF33
11 IO_L14N_11 AF34
11 IO_L15P_11 AE29
11 IO_L15N_11 AD29
11 IO_L16P_11 AF31
11 IO_L16N_11 AE31
11 IO_L25P_CC_LC_11 AK31
11 IO_L25N_CC_LC_11 AK32
11 IO_L26P_11 AK33
11 IO_L26N_11 AK34
11 IO_L27P_11 AM32
11 IO_L27N_11 AM33
11 IO_L28P_11 AJ31
11 IO_L28N_VREF_11 AJ32
11 IO_L29P_11 AB22
11 IO_L29N_11 AB23
11 IO_L30P_11 AL33
11 IO_L30N_11 AL34
11 IO_L31P_11 AM31
11 IO_L31N_11 AL31
11 IO_L32P_11 AJ30
11 IO_L32N_11 AH30
12 IO_L17P_12 AC9
12 IO_L17N_12 AC8
12 IO_L18P_12 AG3
12 IO_L18N_12 AF3
12 IO_L19P_12 AF6
12 IO_L19N_12 AE6
Table 2-1: CF1140 Package Pinout (SX55) (Cont’d)
Bank Pin Description
Pin
Number
No Connects