100
Virtex-4 QV FPGA Ceramic Packaging
UG496 (v1.1) June 8, 2012
Chapter 2: Pinout Tables
R
14
IO_L28N_VREF_14
AA8
14
IO_L29P_14
AK4
14
IO_L29N_14
AK3
14
IO_L30P_14
AH3
14
IO_L30N_14
AG3
14
IO_L31P_14
AA11
14
IO_L31N_14
AA10
14
IO_L32P_14
AE6
14
IO_L32N_14
AF5
0
VCCO_0
AA17
0
VCCO_0
Y20
0
VCCO_0
W23
1
VCCO_1
H16
1
VCCO_1
L17
1
VCCO_1
D18
1
VCCO_1
P18
1
VCCO_1
N21
1
VCCO_1
F22
1
VCCO_1
J23
1
VCCO_1
M24
2
VCCO_2
AF22
2
VCCO_2
AT22
2
VCCO_2
AJ23
2
VCCO_2
AM24
2
VCCO_2
AH16
2
VCCO_2
AL17
2
VCCO_2
AP18
2
VCCO_2
AU18
2
VCCO_2
AG19
3
VCCO_3
G19
3
VCCO_3
K20
4
VCCO_4
AK20
4
VCCO_4
AN21
5
VCCO_5
D22
5
VCCO_5
E25
5
VCCO_5
H26
5
VCCO_5
L27
Table 2-3:
FF1517 Package Pinout (FX140) (Cont’d)
Bank
Pin Description
Pin Number
No Connects