Xilinx Virtex-4 QV FPGA, Руководство пользователя

Страница: 123 / 180

Virtex-4 QV FPGA Ceramic Packaging www.xilinx.com 123
UG496 (v1.1) June 8, 2012
CF1509 (LX200) Ceramic Flip-Chip Column Grid Package
R
2 IO_L4N_D8_VREF_LC_2 AU15
2 IO_L5P_D7_LC_2 AL24
2 IO_L5N_D6_LC_2 AM25
2 IO_L6P_D5_LC_2 AP15
2 IO_L6N_D4_LC_2 AP14
2 IO_L7P_D3_LC_2 AJ24
2 IO_L7N_D2_LC_2 AK24
2 IO_L8P_D1_LC_2 AH15
2 IO_L8N_D0_LC_2 AG16
2 IO_L9P_GC_CC_LC_2 AP22
2 IO_L9N_GC_CC_LC_2 AR22
2 IO_L10P_GC_LC_2 AM18
2 IO_L10N_GC_LC_2 AL18
2 IO_L11P_GC_LC_2 AT21
2 IO_L11N_GC_LC_2 AR21
2 IO_L12P_GC_LC_2 AT19
2 IO_L12N_GC_VREF_LC_2 AR19
2 IO_L13P_GC_LC_2 AP21
2 IO_L13N_GC_LC_2 AN20
2 IO_L14P_GC_LC_2 AP19
2 IO_L14N_GC_LC_2 AR18
2 IO_L15P_GC_LC_2 AM21
2 IO_L15N_GC_LC_2 AM20
2 IO_L16P_GC_LC_2 AU20
2 IO_L16N_GC_LC_2 AT20
2 IO_L17P_LC_2 AG22
2 IO_L17N_LC_2 AF21
2 IO_L18P_LC_2 AH17
2 IO_L18N_LC_2 AG17
2 IO_L19P_LC_2 AE22
2 IO_L19N_LC_2 AD21
2 IO_L20P_LC_2 AE18
2 IO_L20N_VREF_LC_2 AD17
2 IO_L21P_LC_2 AV22
2 IO_L21N_LC_2 AW22
2 IO_L22P_LC_2 AU18
2 IO_L22N_LC_2 AT18
2 IO_L23P_VRN_LC_2 AU22
Table 2-4: CF1509 Package Pinout (LX200) (Cont’d)
Bank Pin Description Pin Number No Connect