138
Virtex-4 QV FPGA Ceramic Packaging
UG496 (v1.1) June 8, 2012
Chapter 2: Pinout Tables
R
12
IO_L20N_VREF_12
AJ7
12
IO_L21P_12
AN5
12
IO_L21N_12
AN4
12
IO_L22P_12
AM5
12
IO_L22N_12
AL5
12
IO_L23P_VRN_12
AL8
12
IO_L23N_VRP_12
AK8
12
IO_L24P_CC_LC_12
AT1
12
IO_L24N_CC_LC_12
AR1
12
IO_L1P_12
AH5
12
IO_L1N_12
AG5
12
IO_L2P_12
AH3
12
IO_L2N_12
AH2
12
IO_L3P_12
AG7
12
IO_L3N_12
AG6
12
IO_L4P_12
AJ2
12
IO_L4N_VREF_12
AJ1
12
IO_L5P_12
AL1
12
IO_L5N_12
AK1
12
IO_L6P_12
AF9
12
IO_L6N_12
AF8
12
IO_L7P_12
AG8
12
IO_L7N_12
AH7
12
IO_L8P_CC_LC_12
AJ4
12
IO_L8N_CC_LC_12
AH4
12
IO_L9P_CC_LC_12
AJ6
12
IO_L9N_CC_LC_12
AJ5
12
IO_L10P_12
AK3
12
IO_L10N_12
AK2
12
IO_L11P_12
AF11
12
IO_L11N_12
AG10
12
IO_L12P_12
AE12
12
IO_L12N_VREF_12
AE11
12
IO_L13P_12
AM3
12
IO_L13N_12
AL3
12
IO_L14P_12
AM2
12
IO_L14N_12
AM1
12
IO_L15P_12
AP2
Table 2-4:
CF1509 Package Pinout (LX200) (Cont’d)
Bank
Pin Description
Pin Number
No Connect