IBM 3745 Series, Справочник по техническому обслуживанию оборудования

Страница: 53 / 712

┌───────┬─────────────────────────────────────────┬────────────────────────────────────────┐
│Number │ Instruction
│ Format │
│of CCU │ │ │
│Cycles │ │ │
├───┬───┤ │ │
│No │ │ ├────────────────────────────────────────┤
│Br │Br │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │
│(1)│(1)│ │CZ│ð│1│2│3│4│5│6│7│8│9│1ð│11│12│13│14│15│
├───┼───┼────┬────────────────────────────────────┼────────────────────────────────────────┤
│ 3 │ - │ICT │ Insert character & count
│ │ð│ │ð│ │ð ð ð 1 ð ð ð ð │
│ 3 │ - │STCT│ Store character & count │ │ð│ │ð│ │ð ð 1 1 ð ð ð ð │
├───┼───┼────┼────────────────────────────────────┼────────────────────────────────────────┤
│ 2 │ - │IC
│ Insert character │\ │ð│ │1│ R │N│ð│ D │
│ 1 │ - │STC │ Store character │ │ð│ │1│ │ │1│ │
├───┼───┼────┼────────────────────────────────────┼────────────────────────────────────┬───┤
│ 2 │ 4 │LH
│ Load halfword │\ │ð│ B │ð│ │ð│ D │ 1 │
│ 1 │ - │STH │ Store halfword │ │ð│ │ð│ R │1│ │ 1 │
├───┼───┼────┼────────────────────────────────────┼─────────────────────────────────┬──┘ │
│ 3 │ 5 │L │ Load │\ │ð│ │ð│ │ð│ D │ 1 ð │
│ 2 │ - │ST │ Store │ │ð│ │ð│ │1│ │ 1 ð │
├───┼───┼────┼────────────────────────────────────┼─────────────────────────────────┘ │
│ 1 │ 3 │LHR │ Load halfword register │\ │ð│ │ð│ │1 ð ð ð ð ð ð ð │
│ 1 │ 3 │AHR │ Add halfword register │\ │ð│ R2 │ð│ R1 │1 ð ð 1 ð ð ð ð │
│ 1 │ 3 │SHR │ Subtract halfword register │\ │ð│ │ð│ │1 ð 1 ð ð ð ð ð │
│ 1 │ 3 │CHR │ Compare halfword register │\ │ð│ │ð│ │1 ð 1 1 ð ð ð ð │
│ 1 │ 3 │XHR │ Exclusive OR halfword register │\ │ð│ │ð│ │1 1 ð ð ð ð ð ð │
│ 1 │ 3 │OHR │ OR halfword register │\ │ð│ R2 │ð│ R1 │1 1 ð 1 ð ð ð ð │
│ 1 │ 3 │NHR │ AND halfword register │\ │ð│ │ð│ │1 1 1 ð ð ð ð ð │
│ 1 │ 3 │LHOR│ Load halfword with offset register │\ │ð│ │ð│ │1 1 1 1 ð ð ð ð │
│ 1 │ 3 │LR │ Load register │\ │ð│ │ð│ │1 ð ð ð 1 ð ð ð │
│ 1 │ 3 │AR │ Add register │\ │ð│ │ð│ │1 ð ð 1 1 ð ð ð │
│ 1 │ 3 │SR │ Subtract register │\ │ð│ │ð│ │1 ð 1 ð 1 ð ð ð │
│ 1 │ 3 │CR │ Compare register │\ │ð│ │ð│ │1 ð 1 1 1 ð ð ð │
│ 1 │ 3 │XR │ Exclusive OR register │\ │ð│ │ð│ │1 1 ð ð 1 ð ð ð │
│ 1 │ 3 │OR │ OR register │\ │ð│ │ð│ │1 1 ð 1 1 ð ð ð │
│ 1 │ 3 │NR │ AND register │\ │ð│ │ð│ │1 1 1 ð 1 ð ð ð │
│ 1 │ 3 │LOR │ Load with offset register │\ │ð│ │ð│ │1 1 1 1 1 ð ð ð │
│ - │ 3 │BALR│ Branch & link register │ │ð│ R2 │ð│ R1 │ð 1 ð ð ð ð ð ð │
│ │ │IOH │ Adapter in or out │\ │ð│ │ð│ │ð 1 ð 1 ð ð ð ð │6 31
├───┼───┼────┼────────────────────────────────────┼────────────────────────────────────────┴─/─┐
│
│ │IOHI│ Adapter IO immediate │\ │ð│ ððð │ð│ R │ð 1 1 1 ð ð ð ð │
├───┼───┼────┼────────────────────────────────────┼──────────────────────────────────────────/─┘
│ 2 │ - │IN
│ CCU register in │ │ð│ │ð│ │ │ 1 1 ð ð │
│ 1 │ 3 │OUT │ CCU register out │ │ð│ E │ð│ R │ E │ ð 1 ð ð │6 31
├───┼───┼────┼────────────────────────────────────┼──────────────────────────────────────────/─┐
│ - │ 3 │BAL │ Branch and link
│ │1 ð 1 1 1│ R │ð 1│ A (2) │
│ 2 │ 3 │LA │ Load address │ │1 ð 1 1 1│ │ð ð│ A (2) │
├───┼───┼────┼────────────────────────────────────┼────────────────────────────────────────┬─/─┘
│ - │ 9 │EXIT│ Exit
│ │ð ð ð ð ð│ð ð ð│ð 1 1 1 ð ð ð ð │
└───┴───┴────┴────────────────────────────────────┴────────────────────────────────────────┘
The figure shown is valid for normal instruction cases.
Notes:
1. The number of CCU cycles shown does not include storage cycles when per-
formed after the last CCU cycle (Br= Branch).
2. The A field contains 22 bits, therefore the branch address is always below four
megabytes.
Chapter 2. Central Control Unit (CCU)
2-11