EN 156
3139 785 31532
7.
Circuit Diagrams and PWB Layouts
HDMI: Faroudja
10
16
17
0
10
15
SDRAM_BA1
SDRAM_BA0
SDRAM_CSN
SDRAM_DQM
SDRAM_CLKOUT
26
25
1
0
SDRAM_WEN
SDRAM_RASN
SDRAM_CASN
24
27
28
29
30
31
SDRAM_DATA
19
20
21
22
23
3
4
5
6
7
8
9
SDRAM_ADDR
SDRAM_CLKIN
18
1
2
9
8
7
6
5
4
3
2
11
12
13
14
EN
14
17
18
19
20
16
15
3
4
5
28
27
26
25
24
23
22
1
VDD
0
2
8
7
6
VDDQ
VSS
VSSQ
NC
BA
2k-1
0
A
D
DQM
13
12
11
10
9
8
7
6
5
4
3
2
1
0
9
10
21
0
1
CLK
CKE
CS
WE
CAS
RAS
0
1
2
3
31
30
29
COM
OUT
IN
6
7
0
1
2
3
4
5
6
7
0
1
2
3
6
5
4
B|CB|D1
R|CR|CRCB
G|Y|Y
7
6
5
4
3
2
1
0
7
6
5
4
3
2
1
G|Y|Y_OUT_0
B|U|PB_OUT
R|V|PR_OUT_3
G|Y|Y_OUT
0
2
1
3
4
5
6
7
7
0
1
2
3
4
5
AVDD_PLL_BE
VSS
AVSS_PLL_BE
8
7
6
5
AVDDPLL_FE
2
1
1
2
3
4
5
6
8
7
6
10
11
12
13
14
PLL_PVDD
R_VDD1.8
6
1
2
AVSSPLL_FE
AVSSPLL_SDI
1
R_VDD
R_VSS
5
6
7
VDD
VDDCORE
8
7
8
9
4
3
2
1
9
15
16
17
5
4
3
2
1
2
3
4
5
2
3
4
1
PLL_PVSS
AVDDPLL_SDI
FIELD_ID1_PORT1
DEV_ADDR0
DEV_ADDR1
FIELD_ID_PORT2
FIELD_ID2_PORT1
CTLOUT
TEST_IN
1
2
3
VSYNC_PORT2
VSYNC1_PORT1
VSYNC2_PORT1
XTAL_IN
0
0
3
2
1
SDATA
CLKOUT
0
1
TEST
3
4
6
D1_IN
2
5
4
3
2
1
IN_SEL
TEST_OUT0
TEST_OUT1
SCLK
XTAL_OUT
4
7
6
5
CLK_PORT2
HSYNC_PORT2
HSYNC1_PORT1
HSYNC2_PORT1
IN_CLK1_PORT1
IN_CLK2_PORT1
OE
RESET_N
RESERVED
TEST
D
E
F
G
H
I
A
1911 F14
d
e
s
u t
o
n
1
2
3
4
5
6
7
8
9
10
11
HDMI
A
B
C
10
B
C
D
E
F
G
H
I
0005 I8
1100 D13
1101 E13
1102 E13
13
12
13
14
1
2
3
4
5
6
7
8
9
14
11
12
2113 F7
SDRAM
2114 F7
2115 F7
2116 F7
2117 H5
2118 H5
2119 H6
2120 H6
2121 H6
2122 H6
2123 H7
2124 H7
2141 F10
2142 H8
2143 H8
2144 H9
2145 H9
2100 B11
2101 B11
2102 B12
2103 B12
2106 F5
2107 F5
2108 F6
2109 F6
2110 F6
2111 F6
2112 F7
3100 D1
not used
not used
not used
3101 D1
3102 A14
3103 D1
3104 A14
3105 A6
3106 C1
2125 H7
2126 H7
2127 H2
2132 F8
2133 F8
2134 F8
2135 F8
2136 F9
2137 F9
2138 F9
2139 F9
2140 F10
3119 C1
CONTROL BUS
3120 B14
3121 B6
3122 D1
3123 B14
3124 B6
3125 D1
2146 H9
2147 H9
2148 H10
2150 I13
2151 I5
2152 I6
2153 I7
2154 H13
2155 E12
2156 E12
2157 E12
2158 F13
3135 F12
DATA BUS
d
e
s
u t
o
n
d
e
s
u t
o
n
3136 B6
3137 E1
3139 B6
3140 E1
3142 C6
3143 E1
3144 C14
3145 B1
3146 C14
3147 A1
3148-1 G13
3148-2 G13
3148-3 G13
3107 A14
3108 A6
3109 C1
3110 A14
3111 A6
3112 C1
3113 A9
3114 A14
3115 A6
3116 C1
3117 A14
3118 A6
3163 A1
ADDRESS BUS
3164-1 H13
3164-2 G13
3164-3 G13
3164-4 G13
3165 D14
3166 D5
3167 A1
3169 D14
3170 A1
3172 D14
3173 B1
3126 B14
3127 B6
3128 D1
3129 B14
3130 B6
3131 D1
3132-1 C14
3132-2 B14
3132-3 B14
3132-4 B14
3133 B6
3134 E1
3187 G1
3148-4 G13
3149 C14
3150 C5
3151 A1
3153 C14
3154 C6
3155 A1
3157 C14
3158 C5
3159 A1
3161 C14
3162 C6
7100-4 A12
7102 F12
7103 D5
7104 I6
F100 B12
F101 D13
F1017 H1
F102 E13
F103 E13
F104 D12
F105 E14
F106 E12
F108 E12
F109 F6
F110 E12
F1103 I14
3175 D14
3176 B1
3177 B1
3178 B1
3179 B1
3180 B1
3181 C1
3182 C1
3183 F1
3184 F1
3185 H12
3186 G1
F1124 G14
d
e
s
u t
o
n
not used
FAROUDJA
SDRAM
F1125 G14
F1127 G14
F1128 H14
F1129 G14
F113 H6
F1131 G14
F1133 G14
F1135 G14
F1137 F14
F1139 F14
F114 H2
4101 E13
4103 E13
5100 B12
5101 F5
5102 H5
5104 H8
5105 D13
5106 E13
5107 E13
7100-1 F2
7100-2 A11
7100-3 A8
F1105 I14
F1107 I14
F1109 H14
F111 G4
F1113 H14
F1115 H14
F1117 H14
F1118 H14
F1119 H14
F112 G4
F1121 H14
F1123 G14
3203 I2
3204 I12
3206 H13
3207 G4
3208 G4
3209 H4
3210 H12
3211 A9
F1140 F14
F115 F12
F116 H8
F117 I7
SW01 I9
SW02 I9
SW03 I10
3188 G2
3190 H2
3193 H4
3195 H4
3196 H13
3197 H13
3198 F12
3199 F13
3200 H12
3201 I13
3202 F12
d
e
s
u t
o
n
not used
4100 D13
V
5
3
7
u
4
2
4
1
2
F1128
3
2
1
2
n
0
0
1
3137
10R
3210
22R
0
2
1
2
n
0
0
1
7
K
4
3
8
1
3
58
59
110
105
104
83
84
85
53
86
87
54
55
56
57
71
72
73
52
74
75
76
77
78
79
82
111
109
50
51
60
61
64
65
66
67
70
99
98
95
94
93
92
108
107
106
114
FLI2310-LF-BD
SDRAM
Φ
7100-3
103
102
91
101
100
3101
10R
0
0
1
5
P
8
1
M
L
B
7
0
1
2
n
0
0
1
n
0
0
1
5
3
1
2
1
1
1
2
n
0
0
1
22R
3199
F115
+3V3
47R
3135
2
3
1
5
4
74LVC1G125GW
7102
n
0
0
1
0
1
1
2
F1125
3102
47R
22R
3148-4
F116
4103
100n
2158
n
0
0
1
1
4
1
2
3
1
1
2
n
0
0
1
n
0
0
1
3
3
1
2
3169
47R
BLM31
5107
3131
10R
10R
3128
n
0
0
1
7
3
1
2
2
2
1
2
n
0
0
1
10R
3162
F1118
n
0
0
1
2
1
1
2
5
1
1
2
n
0
0
1
p
0
0
1
0
5
1
2
9
0
1
2
n
0
0
1
10R
3116
3178
10R
F106
7
8
1
3
7
K
4
4
4
1
2
n
0
0
1
F1140
+5V
F1115
1V8D
3167
F1103
10R
10R
3143
3139
10R
6
2
1
2
n
0
0
1
D
8
V
1
SW01
10R
3180
22R
3164-2
BLM18P
5105
5106
BLM18P
F102
P
8
1
M
L
B
F113
10R
3154
2
0
1
5
F1107
F1113
4K7
3190
3104
47R
6
8
1
3
10R
3155
7
K
4
F105
F1124
2
5
1
2
3100
n
0
0
1
10R
52
78
84
17
3179
10R
81
44
58
72
86
6
12
32
38
46
15
29
43
3
9
35
41
49
55
75
28
59
14
21
30
57
69
70
73
19
1
7
54
56
8
10
11
13
74
76
16
71
37
39
40
42
45
47
48
50
51
53
77
79
80
82
83
85
31
33
34
36
5
64
65
66
22
23
18
67
68
20
2
4
25
26
24
27
60
61
62
63
7103
MT48LC2M32B2P
SDRAM
2M x 32
Φ
47R
3172
F109
4101
1V8D
3182
n
0
0
1
6
1
1
2
10R
2
3
1
2
V
5
3
7
u
4
F111
8
1
1
2
n
0
0
1
F1123
6
3
1
2
n
0
0
1
u
7
4
3
5
1
2
9
1
1
2
V
3.
6
F1119
n
0
0
1
10R
3145
10R
3159
10R
3158
F1109
0005
BRACKET
7
4
1
2
n
0
0
1
F1133
+3V3
10R
3122
n
0
0
1
3
0
1
2
3151
10R
3147
10R
3109
10R
10R
3181
3125
D
3
V
3
22R
10R
3206
10R
n
0
0
1
2
0
1
2
F1127
3133
3V3D
F1129
7
5
1
2
n
0
0
1
10R
3119
2
1
3
7104
LF18ABDT
3204
22R
4
2
1
2
n
0
0
1
4
3
1
2
n
0
0
1
3127
10R
3V3D
0
0
1
F
7
K
4
4
8
1
3
n
0
0
1
8
0
1
2
3140
10R
+1V8
2154
100n
n
0
0
1
5
5
1
2
3208
100R
3207
100R
F1105
1R0
3113
3123
47R
3124
10R
F103
10R
3111
3108
10R
0
n
1
7
2
1
2
F1135
10R
3112
3177
10R
22R
3202
22R
3198
3175
47R
F112
47R
3149
47R
3126
47R
3117
47R
3165
9
3
1
2
+3V3
0
4
1
2
n
0
0
1
n
0
0
1
3110
47R
F104
R_VDD
3105
10R
22R
3148-3
F1137
F114
3209
100R
n
0
0
1
+1V8
1
0
1
2
n
0
0
1
6
5
1
2
22R
3148-2
F1131
10R
3106
200mA
1100
3161
47R
22R
3164-4
22R
3148-1
3V3D
F1121
1K5
3132-4
3188
10R
47R
3144
3195
10R
3193
10R
n
0
0
1
5
4
1
2
F117
3103
n
0
0
1
1
5
1
2
10R
10R
3121
V
5
3
7
1
1
2
7
u
4
350mA
1101
3153
47R
SW02
3170
10R
47R
3120
140
141
142
143
144
145
155
21
22
23
24
25
26
27
28
136
137
38
39
40
148
149
150
151
152
153
154
131
132
133
134
135
29
32
33
34
35
11
12
13
14
15
18
19
20
126
127
130
7100-4
FLI2310-LF-BD
Φ
VIDEO
10R
3150
4
1
1
2
n
0
0
1
8
4
1
2
u
0
1
+3V3
V
6
1
3132-1
1K5
47R
3157
F1017
41 42
3176
10R
36
37
38
39
4
40
5
6
7
8
9
26
27
28
29
3
30
31
32
33
34
35
17
18
19
2
20
21
22
23
24
25
1911
40FLZ-RSM2-R-TB(LF)(SN)
1
10
11
12
13
14
15
16
4100
47R
3114
3166
10R
0
0
1
2
V
5
3
7
u
4
3173
10R
F110
n
0
0
1
6
4
1
2
3
4
1
2
n
0
0
1
10R
47R
3107
F1139
3130
n
0
0
1
5
2
1
2
3134
10R
3200
22R
F1117
22R
3164-1
22R
3196
F101
47R
+3V3
3129
10R
3142
+12V
F108
22R
3201
3211 1R0
69
81
89
129
139
147
194
198
17
31
37
49
63
36
68
80
96
123
138
197
9
97
113
124
8
30
48
62
88
112
128
146
193
16
177
186
187
184
172
175
178
185
167
169
182
166
163
159
162
157
158
183
168
171
174
R
E
W
O
P
L
L
P
D
E
V
R
E
S
E
R
FLI2310-LF-BD
165
164
160
161
3V3D
7100-2
P
8
1
M
L
B
4
0
1
5
3132-2
1K5
SW03
3136
10R
n
0
0
1
1
2
1
2
22R
3185
3203
3132-3
10R
1K5
1102
1.5A T
8
3
1
2
n
0
0
1
47R
192
3146
188
189
190
115
90
116
117
2
6
207
191
181
180
176
173
179
170
47
45
46
42
43
3
7
206
1
5
208
4
10
41
156
122
196
199
200
201
202
203
204
205
44
FLI2310-LF-BD
MISC
125
195
118
119
120
121
3118
7100-1
Φ
10R
3115
10R
1
0
1
5
1
3
M
L
B
R
0
5
6
0
1
2
V
5
3
7
u
4
22R
3164-3
22R
3197
VO_CLK
3163
10R
SCL0
SCL0
0
L
C
S
0
A
D
S
SDA0
SDRAM_CLK_F
+1V8
R_VDD
R_VDD
PSCAN_RSTn
HDMI_RSTn
D_DATA(22)
D_DATA(21)
D_DATA(20)
D_DATA(19)
D_DATA(18)
D_DATA(17)
D_DATA(31:0)
)
0:
1
3(
A
T
A
D
_
D
D_DATA(16)
D_DATA(7)
P_HSYNC
P_VSYNC
P_CLK
SPDIF_OUT
ITU_OUT(6)
ITU_OUT(5)
ITU_OUT(4)
ITU_OUT(3)
ITU_OUT(2)
ITU_OUT(1)
ITU_OUT(0)
ITU_OUT_2(0:7)
n
T
S
R
_
N
A
C
S
P
PSCAN_RSTn
FSCLK12_OUT
SCK12_OUT
SD_OUT
WS12_OUT
DQM_F
WEN_F
VO_CLK_2
ITU_OUT(7)
CbCr(2)
CbCr(3)
)
1
1:
2(
r
C
b
C
)
1
1:
2(
Y
CbCr(4)
CbCr(5)
CbCr(6)
CbCr(7)
CbCr(8)
CbCr(9)
CbCr(10)
CbCr(11)
Y(2)
Y(3)
Y(4)
Y(5)
Y(6)
Y(7)
Y(8)
Y(9)
Y(10)
Y(11)
D_DATA(14)
D_DATA(15)
D_DATA(16)
D_DATA(17)
D_DATA(18)
D_DATA(19)
D_DATA(2)
D_DATA(20)
D_DATA(21)
D_DATA(22)
D_DATA(23)
D_DATA(24)
D_DATA(25)
D_DATA(26)
D_DATA(27)
D_DATA(28)
D_DATA(29)
D_DATA(3)
D_DATA(30)
D_DATA(31)
D_DATA(4)
D_DATA(5)
D_DATA(6)
D_DATA(7)
D_DATA(8)
D_DATA(9)
DQM_F
INT_HDMI
ITU_OUT_2(6)
ITU_OUT_2(7)
A_ADDR(0)
A_ADDR(1)
A_ADDR(10)
A_ADDR(2)
A_ADDR(3)
A_ADDR(4)
A_ADDR(5)
A_ADDR(6)
A_ADDR(7)
A_ADDR(8)
A_ADDR(9)
D_DATA(0)
D_DATA(1)
D_DATA(10)
D_DATA(11)
D_DATA(12)
D_DATA(13)
SDRAM_CLK_F
CSN_F
CASN_F
RASN_F
BA0_F
BA1_F
CSN_F
WEN_F
RASN_F
CASN_F
BA0_F
BA1_F
ITU_OUT_2(0)
ITU_OUT_2(1)
ITU_OUT_2(2)
ITU_OUT_2(3)
ITU_OUT_2(4)
ITU_OUT_2(5)
D_DATA(4)
D_DATA(5)
D_DATA(6)
D_DATA(8)
D_DATA(9)
D_DATA(10)
D_DATA(11)
D_DATA(12)
D_DATA(13)
D_DATA(14)
D_DATA(15)
D_DATA(23)
D_DATA(24)
D_DATA(25)
D_DATA(26)
D_DATA(27)
D_DATA(28)
D_DATA(29)
D_DATA(30)
D_DATA(31)
R_VDD
SDA0
A_ADDR(0)
A_ADDR(1)
A_ADDR(2)
A_ADDR(3)
A_ADDR(4)
A_ADDR(5)
A_ADDR(6)
A_ADDR(7)
A_ADDR(8)
A_ADDR(9)
A_ADDR(10)
D_DATA(0)
D_DATA(1)
D_DATA(2)
D_DATA(3)
3139_243_32736_a2_sh130_sh1.pdf 2006-02-17