EN 145
3139 785 31532
7.
Circuit Diagrams and PWB Layouts
Digital: Audio PLL
EN
EN
EN
Af
EN
EN5
Z3
=1
=1
1
&
1
G
6
6
M6
RX
Z4
R
4
3
RX
CX
5
S
S
EN
EN
not used
not used
not used
not used
2300 B3
2301 B4
2302 C1
2303 C1
2304 B4
2305 C1
2306 C1
2308 E1
2310 E2
3300 C1
3301 C4
3302 C5
3303 D2
not used
1
2
3
4
5
6
7
8
9
1
2
3
4
5
6
7
8
9
A
B
C
D
E
A
B
C
D
E
not used
3304 C4
3305 C4
3306 C5
3307 B6
3311 C5
4009 E7
4010 E6
4300 E8
4301 C4
4302 B6
4303 C4
4304 A7
4305 A8
not used
4309 C4
4310 B8
4311 E5
4312 C8
4313 D8
4314 A7
4316 D8
5300 A4
5302 E2
7300-1 C7
7300-2 D7
7300-3 E6
7300-4 E7
7301 B2
7302 A7
I300 A2
I303 E6
I305 E2
I306 E6
7
4
14
6
4313
7300-2
74LVC125AD
5
6
1
3
4
I300
1
1
3
3
K
0
1
4302
1
0
3
4
2
K
2
5
0
3
3
3
0
3
3
K
0
2
2
0
0
3
2
7
u
4
2
7
1
14
3
1
1
3
4
7300-1
74LVC125AD
4304
10K
3307
I306
74LVC125AD
9
7
10
14
8
7300-3
I305
4312
9
0
3
4
4300
5
2
13
11
12
15
14
16
9
4
[PLL]
6
7
3
10
1
8
4310
74HCT9046AD
7301
n
0
0
1
8
0
3
2
2
0
3
3
K
2
1
74LVC1G125GW
7302
2
3
1
5
4
56R
3300
2u2
2302
4010
4
0
3
3
7
K
4
2303
4u7
3
0
3
4
2304
68p
0
1
3
2
n
0
0
1
1
0
3
2
n
0
0
1
I303
5300
BLMP18P
Audio PLL
4305
2306
6
0
3
3
100n
0
R
1
13
14
11
3
K
3
1
0
3
3
7300-4
74LVC125AD
12
7
4314
BLMP18P
100n
5302
2305
MPIO25_ADC_FSCLKE_OEn
PLL_OUT
MPIO26_ADC_FWSCLK012_OEn
PLL_OUT
FSCLK3_OUT
+3V3
4009
WS012_OUT
T
U
O
_
2
1
0
K
C
S
+5V
FSCLKE_IN_PNX
MPIO25_ADC_FSCLKE_OEn
VDD_PLL_BUF
WSE_IN
SCKE_IN
VDD_PLL_BUF
VDD_PLL_BUF
T
U
O
_
3
K
C
S
NI
_
E
K
C
S
FSCLKE_IN_PNX
VDD_PLL_BUF
FSCLKE_IN
FSCLK012_OUT
SCK012_OUT
VDD_PLL_BUF
3103_603_30601_a3_sh130_sh3.pdf 2004-12-01