EN 135
3139 785 31532
7.
Circuit Diagrams and PWB Layouts
Analog: Control Unit (CU)
VCC
GND
NC
RESET
13
12
11
10
7
INT0
INT1
TC2
DVO
TEST
K
K
V
D
D
V
F
E
R
A
V
14
13
12
11
10
9
8
23
16
21
20
19
18
17
P4<0:7>
AIN
P5<0:3>
PD<0:4>
V3
P6<0:7>
V
P7<0:7>
V
P8<0:7>
V
P9<0:7>
V
SO1
5
6
7
6
5
4
3
2
1
0
15
S
S
V
PDO
2
1
XTAL
P0<0:7>
PPG
PWM
TC4
TC1
SCK0
0
1
2
3
4
5
6
SI1
SCK1
RESET
S
S
A
V
INT3
INT2
INT4
INT5
XTIN
XTOUT
SCL
SDA
22
TC3
P1<0:7>
STOP
P2<0:2>
SI0
SO0
P3<0:2>
AIN
31
30
29
28
27
26
25
24
2
3
4
3166 E4
3168 I3
3140 G6
F1302 C1
3186 C8
for MOBO
F1105 B1
3184 B7
3185 C7
1914 H1
1915 G14
not used
5VSTBY
2k2
GND
P
S
M,
V
OI,
V
F
ot
d
e
s
u t
o
n
%
1
V
OI
m
orf
3171
V
OI
m
orf
from DAC_ADC
45
7100 A4
I102 A7
I103 C9
I104 C9
F1403 H1
F1404 H1
%
1
yl
n
o
M
T
T
D
r
of
from PS
%
1
2109 H9
---
2126 F7
N.C.
%
1
4
2125 B10
1%
SDA_5V
E
%
1
E
M
O
F
m
orf
P
S
M,
V
OI,
V
F
ot
7112 B7
A
OI
ot
SCL0
6100 A11
6101 A7
F1401 H1
3183 B6
3125 E7
V
OI
ot/
m
orf
3124 E1
dr
a
o
B
M
T
T
D
r
o
*
not used
3122 D3
3123 E1
2117 H7
3152 H8
IPOR_R
2115 G2
2118 D9
3130 F6
3177 E12
3178 E12
3179 F12
7115 I3
F100 E6
F1102 A1
F1112 B1
VERSIONS
3173 E12
3104 B9
F1103 A1
3138 G2
3139 G2
3106 B2
13
14
I107 D2
1101 F8
FAN_P
7108 C11
B
2107 B10
2108 B7
3118 D4
F
3164 G5
3165 H5
GND
7111 H4
1911 A1
7109 F2
2
3
IRES_S
D
BKILL
7105 D2
3172 D12
7101 A8
7102 C6
7104 D1
2102 A11
3111 H13
3145 G1
3146 G7
3147 G7
F1208 H13
F1209 G13
F124 A10
F125 C10
F1301 C1
SCL_5V
BKILL
F1408 I1
I101 A8
%
1
I108 D3
I110 E9
I112 E9
7113 C8
I113 F9
I114 F2
not used
V
OI
m
orf
3170 D12
F1109 B1
F1104 A1
not used
Version Detect
1913 C1
TPClock
F1108 B1
1%
yl
n
o
R
E
VI
E
C
E
R
r
of
A
GND
2
N
A
F
ot
G
O
R
P
ot
3126 E4
D
R
A
O
B
L
A
TI
GI
D
ot/
m
orf
2k2
---
F126 A10
---
---
F1405 H1
F1406 H1
F1407 H1
3170
IPOR_R
INT1
5VSTBY2
delete for RECEIVER
3129 F1
3174 E12
3175 E12
3176 E12
I119 E9
I120 E2
I123 F2
I115 F8
I117 F8
FAN_P
12VSTBY
I118 G4
E3/5300H
*
SDA_5V
E2
N.C.
3156 H9
3158 H3
3159 A5
1100 C9
9
2104 A4
2105 B6
2106 B11
3116 D2
3117 D8
3150 H7
3121 D8
14
E
12
8
10
1
11
13
4
2100 A8
3109 C6
3144 G7
4101 G13
4102 H13
5100 B10
3128 F2
2k2
7114 I3
F1402 H1
from IOV
3163 D6
2111 H9
3103 B6
2113 F7
d
e
s
u t
o
n
9
3141 G3
2101 A10
to PS,MSP
3160 A5
D
3171 D12
2116 G2
11
12
H
6102 B6
from DIGIO
3161 E2
6106 G3
3
to DIGIO
5
E1
G
H
1
N
A
F
ot
3102 A7
C
D
A
_
C
A
D
ot
3153 H8
3154 H8
3155 H8
6
A
B
3105 A3
for RECEIVER or DTTM only
G
C
d
e
s
u t
o
n
C
1916 D1
L
E
N
A
P
T
N
O
R
F
ot/
m
orf
3101 A10
1
2123 F2
2124 F3
3136 F9
2110 C1
I
2
to DIGIO
3100 A7
10
F
I
2112 F7
2119 I14
3131 F6
3132 F2
3133 F9
3180 E6
3181 D7
F1111 B1
3113 D3
3115 D3
3148 G7
3149 H7
3182 B7
3151 H8
6
GND
3127 F2
*
to PS
d
a
e
B
*
for EPG only
7
5
3142 G2
3143 G4
3172
INT1
VGNSTBY
dr
a
o
B
V
A
X
U
A
ot/
m
orf
-50p
7
2120 I13
2121 E2
2122 H6
3134 F8
3135 E4
3162 F3
3137 G5
8
2114 G4
2103 A11
3112 C2
5V
910R
3108
3176
2K2
100R
3133
5V
5VSTBY
3140
10K
7100
NCP301LSN
3
4
5
1
2
5VSTBY
F1402
3102
470R
2
5
1
3
0
K
1
5V
3105
100R
3178
2K2
2K2
3177
F1105
10K
3101
I118
I117
0
6
7
T
A
B
0
0
1
6
3145
1K0
0
M
1
5
6
1
3
12VSTBY
5VSTBY
BC847BW
7113
18p
2113
7102
BC847BW
100n
2118
7112
BC847BW
6
0
1
2
n
0
0
1
9
0
1
3
R
0
2
2
F1103
3
0
1
2
V
3.
6
u
7
4
3V3SW
Y
B
T
S
V
5
0
K
1
1
5
1
3
I113
100R
3106
0
3
1
3
9
K
3
9
0
1
2
n
0
0
1
3
K
3
0
6
1
3
K
0
1
2
1
1
3
K
0
1
5
3
1
3
100n
2121
2K2
3172
3175
2K2
F1406
2
3
4
5
6
7
8
9
1914
10FMN-BTK-A
1
10
7111
PDTC124EU
2126
6p0
1K0
3141
K
7
4
1
8
1
3
F1109
5VSTBY
F1208
5VSTBY
F1209
K
0
0
1
3
4
1
3
5NSTBY
1
1
1
3
R
0
0
1
7
1
1
2
n
0
1
6
1
1
2
p
0
0
1
F124
I123
2K2
3170
7105
BC847BW
5VSTBY
5VSTBY
2K2
3173
2100
220n
3V3STBY
W
S
3
V
3
3
0
1
3
K
7
2
5VSTBY
3183
220K
I114
8
3
1
3
K
0
0
1
VGNSTBY
7115
BSN20
PDTC124EU
7101
I103
n
0
1
1
0
1
2
F1404
3134
100R
6
7
8
9
F1302
1
10
11
12
13
2
3
4
5
1911
13FMN-BTRK-A
5
8
1
3
2
M
2
F1408
p
0
0
1
5
1
1
2
3129
150R
I119
4
0
1
3
K
0
1
n
0
0
1
1
1
1
2
I115
W
S
3
V
3
BC857BW
7109
3136
100R
VGNSTBY
2
6
1
3
7
K
4
5
0
1
2
p
0
2
2
3125
1K0
1K0
3142
0
0
1
5
10
13
9
3
8
3
0
4
8
7
7
9
8
5VSTBY
68
69
70
71
72
73
74
75
76
77
57
58
59
60
61
62
63
64
65
66
67
47
48
49
50
51
52
53
54
55
56
33
34
35
36
37
41
42
43
44
45
46
23
24
25
26
27
28
29
30
31
32
16
17
18
19
20
21
22
14
12
11
79
80
1
2
3
4
5
6
15
7108
TMP87CH74F
MC
Φ
3163
33K
2
3
1
3
0
K
1
12VSTBY
5VSTBY
VGNSTBY
F1111
6
5
1
3
7
K
4
2
0
1
2
V
5.
5
m
0
2
2
F100
12VSTBY
4
2
1
2
p
0
0
1
I104
6
1
1
3
R
0
8
6
5V
5VSTBY
I108
2K2
3174
6102
BAS316
2
2
1
3
3V3STBY
7
K
4
0
K
1
9
5
1
3
I101
1K0
3158
I112
1
0
1
4
0
K
1
5
5
1
3
F1108
6
2
1
3
3
K
3
F126
5VSTBY
3168
1K0
7114
BSN20
n
0
0
1
4
0
1
2
9
4
1
3
7
K
4
K
0
1
0
0
1
3
1913
B2B-EH-A
1
2
3V3STBY
0
M
1
4
6
1
3
n
0
0
1
4
1
1
2
I120
7
K
4
8
2
1
3
1916
1
2
K
0
1
B2B-EH-A
F1102
7
2
1
3
4
8
1
3
K
2
8
5VSTBY
8
6
7
K
2
3
1
0
1
1
3V3SW
5VSTBY
5VSTBY2
3171
2K2
8
0
1
2
p
0
2
2
7
0
1
2
V
3.
6
u
7
4
5V
3107
47K
K
0
0
1
9
3
1
3
6101
BAT54 COL
3121
33K
1
6
1
3
0
K
1
2
K
2
8
4
1
3
2K2
3179
9
1
1
2
p
2
2
F1405
100R
3117
I110
5V
0
M
8
0
0
1
1
7
4
1
3
2
K
2
5VSTBY2
100R
3123
2
0
1
4
5VSTBY2
2112
18p
100R
3118
5
2
1
F
4
5
1
3
K
0
1
2
0
1I
3
2
1
2
p
0
0
1
5VSTBY
6
8
1
3
7
K
4
0
5
1
3
8
K
6
F1112
9
K
3
1
3
1
3
100R
3146
12VSTBY
p
2
2
0
2
1
2
2
8
1
3
K
7
4
5VSTBY
12VSTBY
12VSTBY
7
3
1
3
K
0
1
V
5
2
u
0
1
0
1
1
2
n
0
1
2
2
1
2
F1403
3124
1K0
F1407
I107
6106
BAT54 COL
1915
1
2
3
4
5
6
7
07FMN-BTRK-A
BC327-25
7104
F1104
5NSTBY
F1401
4K7
12VSTBY
3115
K
0
1
3
5
1
3
K
0
1
6
6
1
3
5V
F1301
3
1
1
3
7
K
4
n
0
0
1
5
2
1
2
Control Unit CU
3144
100R
1K0
3180
5VSTBY
SCL_F
F_IROUT
RC
DD_ON
I
F
S
W
E
M
O
F
U
W
1
C
S
A
E
T
U
MI
SDA_F
TEMP_SENSE
IPOR1
CSN_F
BKILL
V
5
_
L
C
S
INT
V
5
_
A
D
S
2
C
S
8
KEY2
KEY1
O
R
PI
D_IROUT
FAN_N
FAN_N
FB
FB
0
5
P
STBY
IROUT
RESET
RXD
GLINK_RXD
GLINK_TXD
TXD
SDA0
SCL0
3103_603_30356_a3_sh130_sh10.pdf 2005-07-07