Intel 82925X, Datasheet

Page: 32 / 242

Signal Description
R
32 Intel
®
82925X/82925XE MCH Datasheet
Table 2-2. System Memory Reset and S3 States
Interface Signal Name I/O
State During
RSTIN#
Assertion
State After
RSTIN# De-
assertion
S3
Pull-up/
Pull-down
Channel A
SCLK_A[5:0] O TRI TRI TRI
SCLK_A[5:0]# O TRI TRI TRI
SCS_A[3:0]# O TRI TRI TRI
SMA_A[13:0] O TRI TRI TRI
SBS_A[2:0] O TRI TRI TRI
SRAS_A# O TRI TRI TRI
SCAS_A# O TRI TRI TRI
SWE_A# O TRI TRI TRI
SDQ_A[63:0] I/O TRI TRI TRI
SDM_A[7:0] O TRI TRI TRI
SCB_A[7:0]
1
I/O TRI TRI TRI
SDQS_A[8:0]
2
I/O TRI TRI TRI
SDQS_A[8:0]#
2
I/O TRI TRI TRI
SCKE_A[3:0] O LV LV LV
System
Memory
SODT_A[3:0] O LV LV LV
Channel B
SCLK_B[5:0] O TRI TRI TRI
SCLK_B[5:0]# O TRI TRI TRI
SCS_B[3:0]# O TRI TRI TRI
SMA_B[13] O TRI TRI TRI
SMA_B[12:11] O LV LV LV
SMA_B[10:8] O TRI TRI TRI
SMA_B[7] O LV LV LV
SMA_B[6:0] O TRI TRI TRI
SBS_B[2] O LV LV LV
SBS_B[1:0] O TRI TRI TRI
SRAS_B# O TRI TRI TRI
SCAS_B# O TRI TRI TRI
SWE_B# O TRI TRI TRI
SDQ_B[63:0] I/O TRI TRI TRI
SDM_B[7:0] O TRI TRI TRI
SCB_B[7:0]
1
I/O TRI TRI TRI
System
Memory
SDQS_B[8:0]
2
I/O TRI TRI TRI