AutomationDirect DL105, User Manual

Page: 160 / 350

CPU
S
pecifications
and
Operation
4--31
CPU Specifications and Operation
DL105 PLC User Manual, 3rd Edition
Stage Control / Status Bit Map
This table provides a listing of individual Stage
t
control bits associated with each V-memory address bit.
MSB DL105 Stage (S) Control Bits LSB
Address
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Address
017 016 015 014 013 012 011 010 007 006 005 004 003 002 001 000 V41000
037 036 035 034 033 032 031 030 027 026 025 024 023 022 021 020 V41001
057 056 055 054 053 052 051 050 047 046 045 044 043 042 041 040 V41002
077 076 075 074 073 072 071 070 067 066 065 064 063 062 061 060 V41003
117 116 115 114 113 112 111 110 107 106 105 104 103 102 101 100 V41004
137 136 135 134 133 132 131 130 127 126 125 124 123 122 121 120 V41005
157 156 155 154 153 152 151 150 147 146 145 144 143 142 141 140 V41006
177 176 175 174 173 172 171 170 167 166 165 164 163 162 161 160 V41007
217 216 215 214 213 212 211 210 207 206 205 204 203 202 201 200 V41010
237 236 235 234 233 232 231 230 227 226 225 224 223 222 221 220 V41011
257 256 255 254 253 252 251 250 247 246 245 244 243 242 241 240 V41012
277 276 275 274 273 272 271 270 267 266 265 264 263 262 261 260 V41013
317 316 315 314 313 312 311 310 307 306 305 304 303 302 301 300 V41014
337 336 335 334 333 332 331 330 327 326 325 324 323 322 321 320 V41015
357 356 355 354 353 352 351 350 347 346 345 344 343 342 341 340 V41016
377 376 375 374 373 372 371 370 367 366 365 364 363 362 361 360 V41017
Timer Status Bit Map
This table provides a listing of individual timer contacts associated with each V-memory address bit.
MSB DL105 Timer (T) Contacts LSB
Address
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Address
017 016 015 014 013 012 011 010 007 006 005 004 003 002 001 000 V41100
037 036 035 034 033 032 031 030 027 026 025 024 023 022 021 020 V41101
057 056 055 054 053 052 051 050 047 046 045 044 043 042 041 040 V41102
077 076 075 074 073 072 071 070 067 066 065 064 063 062 061 060 V41103
Counter Status Bit Map
This table provides a listing of individual counter contacts associated with each V-memory address bit.
MSB DL105 Counter (CT) Contacts LSB
Address
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Address
017 016 015 014 013 012 011 010 007 006 005 004 003 002 001 000 V41140
037 036 035 034 033 032 031 030 027 026 025 024 023 022 021 020 V41141
057 056 055 054 053 052 051 050 047 046 045 044 043 042 041 040 V41142
077 076 075 074 073 072 071 070 067 066 065 064 063 062 061 060 V41143