GRUNDIG Service
2 - 3
j
GDV 100 D
Beschreibung
Digitalplatte
IC7100
DRC: DRAM Controller
Funktionsübersicht
Der DRAM-Controller (DRC) bildet die Schnittstelle zwischen dem
Hauptrechner (IC7111) und den DRAM-Speichern (IC7102 / IC7103).
Des weiteren enthält dieser 4 Chip-Select-Leitungen (werden nicht
verwendet). Wenn der Hauptrechner Daten aus dem DRAM lesen
bzw. in den DRAM schreiben will, liefert der Controller den DRAMs
lediglich die entsprechenden Steuersignale (RAS, CAS, WE, OE) und
Adressen, während der Datenbus eine direkte Verbindung zwischen
den DRAMs und dem Hauptrechner herstellt. Zur Aufrechterhaltung
der Integrität der Daten in den DRAMs werden die Speicher periodisch
vom Controller in Abhängigkeit von 8 Burstzyklen aktualisiert.
DRAM
CONTROLLER
7100
9
10
11
12
15
16
17
20
21
25
33
26
28
29
43
36
37
38
39
40
41
4
7
6
30
32
31
67
66
2
64
3
59
49
13
14
58
57
55
24
47
45
54
51
50
63
22
48
62
65
56
23
46
44
18
34
52
68
19
35
53
61
1
8
27
42
60
5
DRC
VSS7 VSS8 VSS9
CSTOTN
LCAS2
UCAS1
LCAS1
UCAS2
RAS1
CSRM
RAS2
CS1
CS2
AO7
AO6
AO5
AO4
AO3
AO2
AO1
AO8
AO9
WE
OE
UDSN
LDSN
RWN
DTACKN
MODE1
MODE2
MODE3
AI15
CLK
AI16
AI17
AI18
AI19
AI13
AI20
AI21
AI22
AI23
RESETN
AI14
ASN
AI10
AI9
AI8
AI7
AI6
AI5
AI4
AI3
AI2
AI1
AI11
AI12
VSS1 VSS2 VSS3 VSS4 VSS5 VSS6
VDD3
VDD5
REFR
VDD1
VDD2
DRAM
I/F
HOST
I/F
GEN
CS
MUX
REFRESH
A/V-MUX-Platte
IC7503
TDA1305T: Bitstrom-D/A-Wandler mit ständiger Kalibration
Funktionsübersicht
Der TDA1305T ist ein Zweifach-D/A-Wandler in CMOS-Technik mit
Upsampling-Filter und Rauschsignalformung, einem Oversampling
bis zu 16-fach, einer Rauschfilterung zweiter Ordnung und einer
Signalwandlung mit kontinuierlicher Kalibration, damit gewährleistet
ist, daß nur ein einfaches analoges Nachfiltern mit einem Filter erster
Ordnung notwendig ist.
Zwei auf der Platte befindliche Operationsverstärker wandeln den
D/A-Strom in eine Ausgangsspannung um. Das Filtern 1. Ordnung
erfolgt durch Kondensatoren in der Außenbeschaltung, so daß kein
Nachfiltern mehr notwendig ist.
TDA1305T
7503
21
4
16
7
8
6
17
18
20
23
24
19
13
12
3
11
1
10
28
14
22
25
26
2
9
27
15
5
VSSO
VDDO
VDDA
OUTPUT
OUTPUT
STAGE
STAGE
RIGHT
LEFT
VSSA
BCK
DATA
+
-
+
-
FILTCR
FILTCL
TEST1
WS
TEST2
VOR
VOL
VDDD
SERIAL
INPUT
DATA
VSSD
TIMING
VDDX
VSSX
DEEM1
DEEM2
MUSB
DSMB
ATSB
VREF
CKSL1
CKSL2
SYSCLK
RES
CDEC
DAC
Pin-Name
I/O
Funktion
MODE[3:1]
I
Moduseingänge
CLK
I
Takt
AI[23:1]
I
Adresseingänge:
AI23-AI19: für 512 Kbyte-Speicher
AI18-AI10: Spaltenadresse
AI10-AI01: Reihenadresse
ASN
I
Address strobe
UDSN
I
Abtastimpuls für die höherwertigen Daten
LDSN
I
Abtastimpuls für die niederwertigen Daten
RWN
I
Lesen/Schreiben
RESETN
I
Reset
AO[9:1]
I
Adressausgang
RAS1, RAS2
O
Abtastimpuls für die Reihen-Adressen
UCAS1, UCAS2
O
höherwertige Spaltenadressfreigabe
LCAS1, LCAS2
O
niederwertige Spaltenadressfreigabe
WE
O
Schreibfreigabe
OE
O
Ausgangsfreigabe
DTACKN
O
Datenbestätigung
REFR
O
Aktualisierung
CS1N
O
Chip Select 1
CS2N
O
Chip Select 2
CSROMN
O
Chip Select ROM
CSTN
O
Chip Select
GND
–
Masse
VCC
–
Betriebsspannung
Pin
Name
I/O
Funktion
1
VDDA
-
Betriebsspannung für den Analog-Teil
2
VSSA
-
Masse (Analog)
3
TEST1
I
Testeingang (LOW)
4
BCK
I
Bit-Eingangstakt
5
WS
I
Word-Selektierungseingang
6
DATA
I
Dateneingang
7
CKSL1
I
Takt-Selektierung 1
8
CKSL2
I
Takt-Selektierung 2
9
VSSD
-
Masse (Digital)
10
VDDD
-
Betriebsspannung für den Digital-Teil
11
TEST2
I
Testeingang (LOW)
12
SYSCLK
I
System-Takt
13
RES
-
nicht verwendet
14
VDDX
-
Betriebsspannung
15
VSSX
-
Masse
16
CDEC
O
System-Takt-Ausgang
17
DEEM1
I
Deemphasis 1 Ein/Aus
18
DEEM2
I
Deemphasis 2 Ein/Aus
19
MUSB
I
Stummschaltung (LOW-aktiv)
20
DSMB
I
Geschwindigkeitsverdoppelungs-Mode
21
ATSB
I
12dB-Abschwächung
22
VOL
O
Audioausgang (links)
23
FILTCL
I
Kondensatoranschluß für das linke Kanalfilter 1. Ordnung
24
FILTCR
I
Kondensatoranschluß für das rechte Kanalfilter 1. Ordnung
25
VOR
O
Audioausgang (rechts)
26
VREF
O
interne Referenzspannung (VDD/2) für Audio-Ausgänge
27
VSSO
-
Masse (Operationsverstärker)
28
VDDO
-
Betriebsspannung (Operationsverstärker)