ADM5120 Interface Description
Chapter 2 Interface Description
2.1 Pin Assignment
2.1.1 324BGA Ball assignment
ADMtek Inc.
2-1
Pin name
Ball
Pin name
Ball
Pin name
Ball
Pin name Ball
1.
VCCRG
E4
1. PCI_CBE[1]
U5
1.
DATA[12]
U16
1.
LED2[0]
E14
2.
VCCRG
E4
2. PCI_CBE[2]
V4
2.
DATA[13]
V17
2.
LED2[1]
A16
3.
VCCBIAS
D3
3. PCI_CBE[3]
U6
3.
DATA[14]
T17
3.
LED1[2]
B16
4.
VCCBIAS
D3
4. PCI_AD[31]
W4
4.
DATA[15]
W18
4.
LED1[1]
A15
5.
RTX
C2
5. DATA[24]
V5
5.
ADDR[13]
V18
5.
LED1[0]
B15
6.
VREF
G5
6. DQM[0]
T7
6.
ADDR[14]
U17
6.
LED0[2]
A14
7.
CONTROL
F4
7. DQM[1]
Y4
7.
ADDR[15]
N16
7.
LED0[1]
E13
8.
VCCPLL
D2
8. SDRAM_CS1_N W5
8.
PCI_AD[13]
W19
8.
LED0[0]
B14
9.
XO
H5
9. CAS_N
V6
9.
PCI_AD[12]
V20
9.
CLK48M A13
10. XI
G4
10. RAS_N
T8
10.
PCI_AD[11]
U18
10.
AG33
B13
11. GCRS
E3
11. CLK_OUT
Y5
11.
PCI_AD[10]
R18
11.
DG33
B13
12. GCOL
E2
12. SDRAM_CS0_N U8
12.
PCI_AD[9]
V19
12.
DMNS1
C12
13. G_TXD[7]
F3
13. ADDR[12]
U7
13.
PCI_AD[8]
N17
13.
DPLS1
B12
14. G_TXD[6]
E1
14. ADDR[11]
V7
14.
ADDR[16]
T18
14.
AV33
A12
15. G_TXD[5]
G3
15. ADDR[9]
Y6
15.
ADDR[17]
U19
15.
AV33
A12
16. G_TXD[4]
F2
16. ADDR[8]
W7
16.
ADDR[18]
U20
16.
DPLS0
B11
17. G_TXD[3]
F1
17. PCI_AD[30]
Y7
17.
ADDR[19]
P17
17.
DMNS0
C11
18. G_TXD[2]
G2
18. PCI_AD[29]
V8
18.
WE_N
T19
18.
VCCAD
D11
19. G_TXD[1]
J5
19. PCI_AD[28]
T9
19.
F_OE_N
M16
19.
VCCAD
D11
20. G_TXD[0]
G1
20. PCI_AD[27]
W8
20.
F_CS0_N
T20
20.
RXN4
A10
21. G_TXC
H1
21. PCI_AD[26]
Y8
21.
UDCD
R19
21.
RXP4
B10
22. TXC
J4
22. PCI_AD[25]
V9
22.
UDSR
P18
22.
TXN4
C10
23. G_TXE
H2
23. PCI_AD[24]
U9
23.
UCTS
L17
23.
TXP4
B9
24. G_RXC
J1
24. ADDR[10]
W9
24.
UDI0
R20
24.
VCCA2
A9
25. G_RXDV
K4
25. ADDR[7]
Y9
25.
UDO0
N18
25.
VCCA2
A8
26. G_RXD[0]
J2
26. ADDR[6]
V10 26.
UDI1
P19
26.
TXP3
D9
27. G_RXD[1]
K5
27. ADDR[5]
W10 27.
UDO1
L16
27.
TXN3
C9
28. G_RXD[2]
K3
28. ADDR[4]
V11 28.
PCI_AD[7]
P20 28.
RXP3
B8
29. G_RXD[3]
L5
29. ADDR[0]
Y10 29.
PCI_AD[6]
N19 29.
RXN3
C8
30. G_RXD[4]
K2
30. ADDR[1]
U11 30.
PCI_AD[5]
N20 30.
VCCAD
B7
31. G_RXD[5]
K1
31. ADDR[2]
Y11 31.
PCI_AD[4]
J16 31.
VCCAD
B7
32. G_RXD[6]
L1
32. ADDR[3]
Y12 32.
PCI_AD[3]
M18 32.
RXP2
A7
33. G_RXD[7]
L2
33. DQM[3]
T11
33.
PCI_AD[2]
M19 33.
RXN2
A6
34. MDC
L3
34. DQM[2]
U12 34.
PCI_AD{1}
M20 34.
TXN2
C7
35. MDIO
L4
35. DATA[7]
W12 35.
PCI_AD[0]
L18 35.
TXP2
B6
36. PCI_DEVSEL M1
36. PCI_AD[23]
Y13 36.
PCI_INTA0
K16 36.
VCCA2
B5
37. PCI_FRAME
M5
37. PCI_AD[22]
T12
37.
PCI_INTA1
L19 37.
VCCA2
A5
38. PCI_IRDY
M2
38. PCI_AD[21]
W13 38.
PCI_INTA2
L20 38.
TXP1
D8
39. CLE
M3
39. PCI_AD[20]
Y14 39.
PCI_REQ0
J17 39.
TXN1
D7
40. ALE
N1
40. PCI_AD[19]
V13 40.
PCI_REQ1
K18 40.
RXP1
B4
41. F_CS1_N
N2
41. PCI_AD[18]
T13
41.
PCI_REQ2
K19 41.
RXN1
B3
42. NAND_OE_N N3
42. DATA[6]
W14 42.
PCI_GNT0
K20 42.
VCCAD
C5
43. NAND_WE_N N5
43. DATA[5]
Y15 43.
PCI_GNT1
J20 43.
VCCAD
C5
44. WP
M4
44. DATA[4]
U13 44.
PCI_GNT2
J19 44.
RXN0
D6
45. RDY
P1
45. DATA[8]
T14
45.
PCI_RESET
H16 45.
RXP0
E7
46. SP
P2
46. DATA[9]
W15 46.
PCI_CLK33
J18 46.
TXN0
C4
47. DATA[16]
P3
47. DATA[10]
Y16 47.
TRST_N
H20 47.
TXP0
C3
48. PCI_TRDY
R1
48. DATA[11]
V15 48.
TDI
H19 48.
VCCA2
D4
49. PCI_SER
R2
49. DATA[3]
W16 49.
TDO
G20 49.
50. DATA[17]
R3
50. DATA[2]
Y17 50.
TMS
G19 50.
GNDR/T E12