XRM(2)-DAC-D4/1G User Guide
V2.2 - Mar 8, 2018
4.28 ARB _TICK_REG (0x1B)
This register provides two 16 bit values for use with the ARB generator. The top 16 bits determine the marker
width in FABRCLK cycles, although this is limites to 4096 ( 12 bits) max by the hardware.The bottom 16 bits
determine the repetition rate of the ARB waveform, which consists of 1 cycle of data from the ARB RAM followed
by
(N-1) cycles of zero output, each the same length as the ARB RAM waveform.
D31 to D24:
D31 ARB sequence marker width MSB
D30 D14 marker width
D29 D13 marker width
D28 D12 marker width
D27 D11 marker width
D26 D10 marker width
D25 D9 marker width
D24 D8 marker width
D23 to D16:
D23 D7 marker width
D22 D6 marker width
D21 D5 marker width
D20 D4 marker width
D19 D3 marker width
D18 D2 marker width
D17 D1 marker width
D16 ARB sequence marker width LSB
D15 to D8:
D15 MSB of 16-bit repeat rate control for ARB sequence
D14 D14 repeat rate control
D13 D13 repeat rate control
D12 D12 repeat rate control
D11 D11 repeat rate control
D10 D10 repeat rate control
D9
D9 repeat rate control
D8
D8 repeat rate control
D7 to D0:
D7
D7 repeat rate control
D6
D6 repeat rate control
D5
D5 repeat rate control
D4
D4 repeat rate control
Page 82
Register Description
xrm-dac-d4-1g-manual_v2_2.pdf