14.BLOCK DIAGRAM
167
14. BLOCK DIAGRAM
A/D
LO
W
-P
A
SS
FIL
T
E
R
INPU
T
AM
PL
IF
IE
R
定数
切換え
ZE
R
O
G
A
IN
F
IL
T
E
R
BUZ
Z
ER
ZER
O
C
O
AR
SE
AD
JU
ST
ME
NT
INTE
RNA
L
G
AIN C
O
AR
SE
ANAL
OG
SW
IT
CH
+E
X
C
+S
-S
-E
XC
+S
IG
-S
IG
SHI
E
LD
FR
AM
E
IN
TE
RN
A
L CONTROLLE
R
CPU
PO
WE
R U
N
IT
+9V
-9
V
+5V
+
13V
+12V
VCC
IS
OLA
TION
: In
dic
at
es
th
e
ins
ula
tio
n
by
Ph
ot
o c
ou
p
ler
.
M
oni
to
rin
g
RAM
12
8Kb
yt
e
CONT
ORO
L
CONT
ORO
L
BCD
DA
TA
OU
TP
UT
RS-
232C
RS-
485
D/
A
CO
NV
ER
TE
R
CPU
16b
it
RE
SET
WD
NOV
R
A
M
409
6bi
t
OPTION
LOCK
SW
LI
T
H
IU
M
BA
TTE
R
Y
8 I
N
12
O
U
T
24
O
U
T
8 I
N
SI
/F
ch
ar
ac
te
r di
sp
la
y t
ub
e
BASE
10V
EX
CIT
A
T
IO
N
+5V
DI
S
P
LA
Y
KE
Y I
N
P
U
T
SI
/F
AC4
V
Fo
r fl
uo
re
sc
en
t
4
~
20
m
A
AD
JU
STM
EN
T
AM
PL
IFI
ER
VO
LT
A
G
E
VOL
TA
G
E
CO
NVE
R
SI
ON
24b
it
IN
P
U
T
OU
T
P
U
T
funct
ion
CC-
Link
A
C
IN
FRAME
