Force SPARC/CPCI-520G, Техническое справочное руководство, Страница: 8 / 134

Tables and Figures
Page vi SPARC/CPCI-52x(G)
Page Tab./Fig.
Diagnostic routines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47 Tab. 22
Commands to display system information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49 Tab. 23
Location diagram of the I/O-52x(G) (schematic) . . . . . . . . . . . . . . . . . . . . . . . . . 54 Fig. 16
Mechanical construction of the SPARC/CPCI-522 . . . . . . . . . . . . . . . . . . . . . . . 55 Fig. 17
Mechanical construction of the SPARC/CPCI-52xG . . . . . . . . . . . . . . . . . . . . . . 55 Fig. 18
Mechanical construction of the SPARC/CPCI-52xG (option) . . . . . . . . . . . . . . . 56 Fig. 19
Installation/Deinstallation of the I/O-52x(G) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57 Fig. 20
Front panel features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57 Tab. 24
On-board connectors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58 Tab. 25
Twisted-Pair-Ethernet connector pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58 Tab. 26
CompactPCI J4 connector pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60 Fig. 21
CompactPCI J5 connector pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60 Fig. 22
Device alias definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63 Tab. 27
Block Diagram of the SPARC/CPCI-52x(G) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66 Fig. 23
Buses, bus modes, and connected devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67 Tab. 28
UltraSPARC-IIi physical address map (41-bit physical addresses) . . . . . . . . . . . 69 Tab. 29
UltraSPARC-IIi internal CSR space (16 MByte) . . . . . . . . . . . . . . . . . . . . . . . . . 69 Tab. 30
Relating memory capacity to device type and number of banks . . . . . . . . . . . . . . 71 Tab. 31
Physical memory addresses for memory modules . . . . . . . . . . . . . . . . . . . . . . . . 71 Tab. 32
Interrupt sources from the Base-520(G) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 Tab. 33
Interrupt sources from the I/O-52x(G) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 Tab. 34
UltraSPARC-IIi PCI address space (8 GByte) . . . . . . . . . . . . . . . . . . . . . . . . . . . 74 Tab. 35
PCIO EBus2 base address registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77 Tab. 36
EBus2 memory map in the PCI bus 4 GByte address space . . . . . . . . . . . . . . . . . 77 Tab. 37
PCIO EBus2 DMA channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78 Tab. 38
Boot and user flash address space configuration . . . . . . . . . . . . . . . . . . . . . . . . . . 79 Tab. 39
Address map of the RTC/NVRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83 Tab. 40
System configuration register set (SCR), all 8-bit wide . . . . . . . . . . . . . . . . . . . . 85 Tab. 41
System Configuration Identification Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86 Tab. 42
User LED x Control Registers, x = 1, 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86 Tab. 43
7-Segment LED Display Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87 Tab. 44
Naming the parts of the 7-segment LED display . . . . . . . . . . . . . . . . . . . . . . . . . 87 Fig. 24
Rotary Switch Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87 Tab. 45
SW4 and SW5 Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89 Tab. 46
Boot and User Flash Size Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90 Tab. 47
Miscellaneous Control and Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91 Tab. 48
Watchdog Timer Trigger Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91 Tab. 49
Watchdog and Temperature Control and Status Register . . . . . . . . . . . . . . . . . . . 91 Tab. 50
Reset Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92 Tab. 51
Miscellaneous Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93 Tab. 52
ENUM Interrupt Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94 Tab. 53
I
2
C Bus interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95 Fig. 25
I
2
C Bus slave addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95 Tab. 54
I
2
C Bus Control and Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96 Tab. 55
I/O pins for PMC busmode function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98 Tab. 56
BUSMODE
[4..2] (r/w) commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98 Tab. 57
PMC#x BUSMODE[1]
(ro) response encoding . . . . . . . . . . . . . . . . . . . . . . . . . . 99 Tab. 58