9.
Esquemas eléctricos
9.2
DIX PI 500 y 600
9.
Wiring diagrams
9.2
DIX PI 500 and 600
9. Schaltpläne
9.2
DIX PI 500 und 600
S c h w e i S S e n
w e l d i n g
w e l d i n g
S o l d a d u r a
S c h w e i S S e n
56
:
:
:
:
nderun
g
4
0
Datum
Name
Datum
Bearb
.
Gepr.
Norm
1
11.N
ov.2011
CAD
23.S
ep.2015
Ur
spr.
DIN
SE G
mbH
D-2
2419
Ham
burg
2
Ers.f
.
3
Ers.d
.
4
St
rom
lauf
plan
/wir
ing
dia
gram
Ha
upt
stro
mkre
is/m
ain
cir
cuit
DINS
E DI
X PI
-
500/
600
5
6
V
ers
. 1.
5
7
1421
2
8
=
+
9
Bl.
12
Bl.
7
6
takt.
Sensor
E
insp
eisu
ng
s
upp
ly
L1
L2
L3
PE
30.07.2
015
-
W1 Netzka
bel 4x4,0
qmm
m
. St. 32
A, 4 m
gn
-
A7
-
X4
1
3-1
9.0
A8
-X4:
1
-X
1
2-13
1
EAT
Adern
verdrill
en
wir
es twist
2-14
2
2
3-2
9.0
A8
-X4
:2
-X2
1,
5 mmý
1
2
Ste
uert
raf
o
8.1
T
1:40
0V
-K1
9.8
L1
T1
L2
T2
L3
T3
8.4
T1:
0V
2-4
2-5
2-6
L1
L2
L3
-A2
-X1
A1
IN
-L
1
-L2
7.2
X2
-
A3
-A4
L
-X
1
-X
2
U
2-7
L1
-
T1
A
A
E
E
A
GM
2
O
UT
EP
M
3
1
7.2
R1
V
2-8
L2
PF2
E
W
2-9
L3
-
X3
U
-A1
2
OU
T
-X6
-W2
Patchk
abel
S/STP-
PiMF
gn, 1,
0 m
V
-R3
1
(
RJ45)
-
X8
1-8
10.2
A
9-X2
8:1-
8
2
iDSP
W
-X7
-R4
1
-X4
(RJ45)
-X
9
1-8
2
sie
he B
l. 7
Ade
rn verdri
llen
w
ires twis
t
-X5
-A
13
L
-
X6
-W3
Pat
chkabel
S/S
TP-PiMF
gn,
0,5 m
-
R5
1
(RJ45)
-X8
1-8
-L
3
2
iD
SP
-X
7
-
L4
-
R6
1
-X7
-X6
(RJ45)
-X9
1-8
2
In
verte
rmod
ul
In
verte
rmod
ule
-A
5
-A6
-X
1
2-10
L1
2-16
2-15
-
T2
A
A
E
E
A
7-
1
EP
M
GM
2
2-11
L2
3
E
-X6
3
1
2
PE
2-12
L3
K
hl
ger„
t
S
pan
nung
s-
v
ers
orgu
ng
-W6