Hitachi CP2896TA, Service Manual

Page: 56 / 112

15
Videotext
Megatext SDA5273, Icr1
Der SDA5273 Megatext-Schaltkreis ist ein einziger Chip,
der eine Kombinationaus Data Slicer, Videotextprozessor,
Seiten- / Pixelspeicher und Displaysteuerung ist. Digitale
Signalverarbeitung wird verwendet, um externe diskrete
Bauteile zu vermeiden.
Der Speicher kann durch die Verwendung eines externen
DRAM erweitertwerden, um die Leistungsfähigkeit des
Videotextes zu erhöhen.
Die Multistandard fähigkeit des Megatext-Schaltkreises
stellt die Eignung füralle Länder sicher, die den „World
System Teletext” (WST) Level 1.5 übertragen.
Die Megatext-Schaltkreisfunktionen sind das Entschlüsseln
und die Darstellungvon Videotextinformationen aus einer
analogen Quelle, die CVBS-Eingabe und die Erzeugung der
Displays, die dem Fernsehbenutzer Statusinformationen
oder Hilfestellung geben. Der RGB-Ausgang des Megatext-
ICs ist mit dem RGB-Eingang des RGB-Videoprozessors mit
Schnellaustastinformationen verbunden.
Der Megatext-IC wird über den M3L-Bus gesteuert, der eine
maximale Daten übertragungsrate von 1 Mbit/s aufweist.
Schaltkreisbeschreibung
Das CVBS-Signal von der Videomatrixschaltung wird zu
Eingangspin 9 geführt.
Das Grundprinzip der Signalverarbeitung wird unten im
Blockschaltbild gezeigt.
Die analogen RGB-Signale und Schnellaustastsignale
werden an den Pins 44 (R),45 (G), 46 (B) und 47 (FB)
ausgegeben. Der vertikale Synchronimpuls (2V) wirdzu Pin
3 und der horizontale Synchronimpuls (2H) zu Pin 4 geleitet.
DieSynchronimpulse werden der Feature Box entnommen
(VDFL und HDFL).
Ein externer Quarz mit 20,48 MHz befindet sich zwischen
den Pins 5 und 6. Die Pins 18...35 und 37 sind Addresse
und Datenleitung für den externen DRAM (icr2). Die
Versorgungssp5 Vr wird an die Pins 10, 11, 13, 15
und 17geleitet. Ein hoher Pegel an Pin 14 verursacht ein
Zurücksetzen des Microcontrollers.
Eine stabilisierte Referenzspannung von 3,3 V für interne
Verwendung von derZenerdiode Zdr1 wird zu Pin 16
geleitet.
Der Megatext-Schaltkreis kommuniziert mit dem
Microcontroller unter Verwendungder Pins 49 (SCL), 50
(SDA) und 51 (IICENable) über den M3L-Bus.
A/D-Wandler wandelt das CVBS-Signal in einen 7-
Bit Binärcode.
Sync Slicer und Takt trennt die horizontale/vertikale Syn-
chronisation vom digitalisierten
CVBS-Signal und erzeugt einen
zeilengekoppelten 24MHz-
Akquisitionstakt.
20.5 MHz
Crystal to external
DRAM 2V
M3L-Bus RGB
CVBS
DAC
FIFO
CLUT
SDA 5273
24-KByte DRAM
External DRAM-Interface
2H
Bus
Interface
Data
Slicer
Acq
Interface
A/D
Converter
PU
Character
ROM
Display
Generator
Sync
Slicer &
Timing
Crystal
Oscillator
Display
Clock &
Timing
Data Slicer trennt die Videotextdaten vom
digitalisierten CVBS-Signal.
Akquisitionsschnittstelle
synchronisiert die Bytes, wandelt
serielle Bits zuparallelen Bytes und
ermittelt den Rahmencode.
Prozesseinheit steuert die Austauschfunktionen
zwischen Akquisition,Speicher, Dis-
play und Bus-Schnittstelle.
Interner Speicher Interner 44 Kbyte DRAM.
Ext. DRAM-Schnittstelle
Schnittstelle zwischen Megatext und
externem DRAM.Display-Generator
steuert den Datentransfer vom IRAM
zum DG, entschlüsseltdie
Displaywörter, steuert die
Displayformate und erzeugt spezielle
Cursor.
ROM-Zeichen Zeichenpixelspeicher.
CLUT Farbsuchtabellen.
Display-Takt und Taktgeber
erzeugt die horizontalen Taktsignale
für dasDisplay und einen
zeilengekoppelten Displaytakt.
FIFO Steigert die Pixelwiederholrate von
normalerweise 24 MHz auf 32 MHz
bei16:9 Format.
D/A-Wandler Erzeugt analoge RGB-Signale.
Bus-Schnittstelle M3L-Bus-Schnittstelle zwischen
Megatext undMicrocontroller.
Megatext Plus SDA5275, Icr1
Der Megatext Plus SDA5275-Schaltkreis basiert auf dem
MegatextSDA5273-Schaltkreis. Der Hauptunterschied
besteht in der internenDatenverarbeitung, welche die
Videotextdatenverarbeitung in Übereinstimmungmit dem
Level 2.5 ermöglicht. Der Level 2.5 erzeugt weitaus bessere
Graphiken (Bitmap-Graphiken), mehr Farben(4096) und
eine Erweiterung für das 16:9-Format, die eine
breitereDisplayseite ermöglicht. Daher kann der Level 2.5
56 Zeichen auf jeder der 25Zeilen darstellen (1400 Zeichen
/ Seite). Der Level 1.5 kann nur 40 Zeichen pro Zeile
darstellen(1000 Zeichen / Seite).
Aufgrund von Seiten mit höherem Level erfordert
derMegatext Plus-Schaltkreis stets eine externe
Speicherschaltung.
Videotextspeicher DRAM, icr2
Der externe Videotextspeicher ist ein 4 Mbit großer,
schnellerDirektzugriffsspeicher (DRAM). Er ist als 1 048 576
Vier-Bit-Worte aufgebaut(4 194 304 Bit). Der Schaltkreis
arbeitet nach der CMOS-Silicon Gate-Technologie.
Eine Teletextseite benötigt 1 Kbyte (8192 Bit) an
Speicherplatz, so daß derSchaltkreis theoretisch 512
Videotextseiten (4 194 304 : 8 192 = 512) speichern kann.
Dieses reduziert die Seitenzugangszeit virtuell auf
Null.Während des ersten Übertragungszyklus der
Teletextseiten wird derSpeicherschaltkreis für die
übertragenen Seiten formatiert.Während des zweiten
Übertragungszyklus werden die übertragenen Seiten
imSpeicher abgelegt.