Hitachi CP2896TA, Service Manual

Page: 49 / 112

8
Chrominanzverarbeitung
Vom Eingangsschalter wird das CVBS / C-Signal durch den
ACC-Verstärker zu denFarb-Bandpaßfiltern geleitet. PAL C,
NTSC 3.58 C- (vom Kammfilter) und S-VHSC-Signale
umgehen diese Bandpaßfilter um die Signalbandbreite
einzuhalten. Der Farbwert wird dann zur
Standarderkennung und den Farbdecoderstufen
weitergeleitet.
Der Schaltkreis der Standarderkennung ist ein digitaler
Schaltkreis ohneexterne Bauteile. Die Quarze an Pin 30
(Bezugsquarz) und 31 (zweiter Quarz)legen die Standards
fest, die entschlüsselt werden können. Der IIC-Bus dient
zur Anzeige derangeschlossenen Quarze, um eine saubere
Einstellung der Kalibrierschaltkreisezu ermöglichen. Die
Bauteile an Pin 29 bilden den PLL-Farbfilter. Der Pin
23steuert den Multiplexer-Schaltkreis am
Kammfiltermodul, um die S-VHS-Signale im Multiplexer
(„L”) zu umgehen oder um Signale weiter zum Kammfilter-
IC („H”) zuübermitteln. Zusätzlich dazu führt der Pin 23 die
Hilfsträgerfrequenz (Fsc)vom aktiven Quarz zum
Kammfilter-IC. Nach dem PAL / NTSC-Demodulator und
dem SECAM-Demodulator werden die Signalezur
Schaltstufe geleitet, die über den Schaltkreis der
Standarderkennunggesteuert wird. Schließlich gehen die
Farbdifferenzsignale von den Pins 2 (U) und 1 (V) zur
Basisband-Verzögerungsleitung.
Von der Verzögerungsleitung werden die
Farbdifferenzsignale an die Pins 3 (U)und 4 (V) geleitet,
dann weiter zur Schaltstufe und von den Pins 14 (U) und
13(V) zum Feature-Box-Modul geleitet.
Synchronverarbeitung
Das CVBS / Y-Signal wird durch den Synchronseparator
zum Horizontal-PLL undzum vertikalen Synchronseparator
geleitet.
Hauptbestandteil desSynchronschaltkreises ist ein 432 x
fH (6.75 MHz) Oszillator. Diese Frequenzwird durch 432
geteilt um den Phasendiskriminator für das eingehende
Signal zu festzulegen. DieZeitkonstante für die Schleife
kann gewählt werden, um entweder im schnellenModus,
im Auto-Modus oder langsamen Modus unter Verwendung
des IC-Bus zu sein.Die freischwingende Frequenz des 432
x fh-Oszillators wird von einem digitalen
Schaltkreisbestimmt, der auf den aktiven Quarz festgelegt
wird. Die Bauteile an Pin 24bilden den horizontalen PLL.
Die Phasenschleife kann mit dem IIC-Bus aufgelöstwerden.
Dieses vereinfacht die Bildschirmhinweise. Wenn kein oder
nur ein sehrrauschiges Signal vorhanden ist, kann die
Phasenschleife gelöst werden, umeine stabile
Zeilenfrequenz und somit eine stabile
Bildschirmdarstellung zuerzielen.
Der horizontale Synchronimpuls (HA) wird vom Taktgeber
über den Ausgangspin 17 zur Feature-Box übermittelt.
Das vertikale Teilersystem besitzt einen voll integrierten
vertikalen Synchronseparator. Der Teiler funktioniert
sowohl bei Systemen mit 50 Hz alsauch bei welchen mit
60 Hz. Er kann entweder die Teilbildfrequenz automatisch
bestimmen oder er kann auf die gewünschte Frequenz mit
dem IIC-Bus eingestellt werden.
Das Teilersystem besteht aus einem Zeilenzähler, einem
Normzähler, einem Taktgeber und einem Regler. Das Sys-
tem arbeitet mit dem 432-fachen der horizontalen
Zeilenfrequenz. Der Zeilenzähler empfängt
Freigabeimpulse mit der doppelten Zeilenfrquenz, so daß
er zwei Impulse pro Zeile zählt. Dieses Zählergebnis wird
demRegler übermittelt. Der Regler kann kann in einem von
drei Zählzuständen sein:Norm, normnah oder keine Norm.
Wenn der Zähler im Normzustand ist, erzeugt
erautomatisch einen vertikalen Synchronimpuls (VA) durch
den Taktgeber. Der VA-Impulswird über den Ausgangspin
11 zur Feature-Box geleitet.
Noise detector
The decoder includes an internal S/N ratio detector, which
was originally designed to control the PALplus signal proc-
ess. During PALplus transmission, the detector measures
the S/N ratio of the input signal on pin 26. When the S/N
ratio is over 20dB, the signal is accepted and the helper
signal is processed in the PALplus decoder. If the S/N ratio
is below 20dB, the PALplus process is disabled, and the
signal is handled as a normal signal. The detector can be
activated / deactivated via the IIC-bus.
In the Multi Concept, this detector is used to drive the APSi
system to accept or bypass tuned channels. The detector
controls the APSi system via the IIC-bus and it works only
during the automatic channel search.
However, the limit value of the bypass criteria (fixed 20dB)
seems to be too high for this purpose and therefore the
APSi may be too sensitive and bypass channels that it could
accept.
On the other hand, if the tuning system does not include
any signal level qualification, the APSi system accepts all
multiple and very noisy channels.
Utilizing an existing detector and avoiding both above
mentioned disadvantages, an external LPF filter is imple-
mented. This filter is located at the luminance / CVBS input
(pin 26) and it consists of switching transistors tq10 / tq11,
and RC filter rq85 / cq45.
The RC-coupling is designed to filter high frequencies
(noise) from the luminance / CVBS signal.
When the S/N ratio of the tuned signal on pin 26 is over
20dB, the filter is not activated, but the channel is accepted
as such and it will be memorized and named.
If the S/N ratio is below 20dB, the detector causes a high
level on output pin 16. Transistor tq11 conducts and the
RC-coupling filters noise from the signal improving the S/
N ratio at the decoder input. When this noise-filtered sig-
nal is fed to the detector, it considers the S/N ratio to be
better than it actually is and accepts it. This channel will be
memorized, but not named.
In any case if the S/N ratio of the noise-filtered signal stays
below 10dB, it will be completely bypassed.
By tricking the detector in this way, the signal level qualifi-
cation is reduced from an S/N ratio of 20dB to 10dB.
Sandcastle-Impuls
Der Synchronteil erzeugt auch einen zweistufigen
Sandcastle-Impuls (SC) am Pin10. Dieser Impuls wird nur
für Taktaufgaben in derBasisband-Verzögerungsleitung
verwendet.
IIC-Bus
Der Decoder / Synchronprozessor ist über die Pins 5 (SCL)
und 6 (SDA) mit demIC-Bus verbunden. Die Busaddresse
wird durch Anschluß von +8 V an Pin 22bestimmt.
Der Ausgangspin 16 steuert die Filterart des Kammfilters,
entweder PAL 4.43MHz (“L”) oder NTSC 3.58 MHz (“H”).Der
Eingangs- / Ausgangspin 15 wird hauptsächlich zur
Überprüfung verwendet,ob das Kammfiltermodul installiert
bzw. nicht installiert wurde. Diesesgeschieht durch
Überprüfung des Transistors tc3 (Basis-Kollektor-
Übergang).Zusätzlich steuert der Pin 15 den Kammfilter-IC
für den Filterbetrieb („H”) oder für deninternen
Umgehungsbetrieb („L”) an.
Basisband-Verzögerungsleitung
Allgemein
Der Schaltkreis TDA4665 ist eine Verzögerungsleitung, die
keine Einstellungenerfordert. Sie beinhaltet zwei
Kammfilter für die Farbdifferenz und arbeitetmit der Technik
von geschalteten Kondensatoren.
Jeder Kammfilter besteht aus einem unverzögerten
Signalpfad und einem mit 64µs verzögerten Signalpfad.
Im PAL-Modus arbeiten die Kammfilter als geometrischer
Addierer, um dieerforderliche PAL-Demodulation
auszuführen.Im NTSC-Modus unterdrücken die Kammfilter
Farbüberschneidungsstörungen.
Im SECAM-Modus wiederholt der Schaltkreis das
Farbdifferenzsignal aufaufeinanderfolgenden horizontalen
Abtastzeilen.