Hitachi CP2896TA, Service Manual

Page: 52 / 112

11
Masse verbunden wird. Dieses aktiviert die Prescalerstufe
und erzeugteine Zeilendauer von 32 µs.
Die horizontalen (HDFL) und vertikalen (VDFL)
Synchronsignale vom DPLL1 werdenzu den Eingangspins
13 und 12 geführt, um den Schaltkreis zu synchronisieren.
Der horizontale Zeilenrückschlagimpuls wird von der
horizontalen Endstufe zuEingangspin 1 geführt.
Horizontales Steuersignal
Von der horizontalen Detektorstufe wird das horizontale
Synchronsignal zumHorizontalzähler, zur Steuerung der
Horizontallage und zur Phase 2-Schleifegeführt und
schließlich von Pin 20 ausgegeben, um die
Horizontalsteuerstufe zusteuern. Die H-Phaseneinstellung
wird in der Steuerstufe für die Horizontalposition mitdem
IIC-Bus durchgeführt.
Vertikalsteuersignal
Von der vertikalen Detektorstufe wird das vertikale
Synchronsignal zurSteuerung der Vertikalbildlage, zum
Vertikallagengenerator und zurVertikalgeometriestufe
geführt. Schließlich werden dieDifferentialstrom-
Vertikalsteuersignale von den Pins 10 und 11 zur Steuerung
der Vertikalablenkungsschaltung ICs1 ausgegeben.Die
Vertikalamplitude, S-Korrektur und V-Lage werden in
derVertikalgeometriestufe über den IIC-Bus gesteuert. Der
Referenzstrom für dieVertikal- und für die Ost-West-
Korrektur wird vom Widerstand r68 an Pin 8 bestimmt.
Ost-West-Steuersignal
Das Ost-West-Steuersignal ist ein Eintaktstromausgang und
wird an Pin 6ausgegeben. Die Steuerungsparameter: Ost-
West-Weite,Ost-West-Parabel/Weitenverhältnis, Ost-West-
Ecke/Parabel und Ost-West-Trapezsind in der Ost-West-
Korrektur enthalten. Alle diese Steuervorgänge können
über den IIC-Bus durchgeführt werden.
EHT-Ausgleich
Die Vertikal- und die Ost-West-Steuerausgänge werden für
den EHT-Ausgleichüber den Pin 7 moduliert. Die EHT-Daten
werden an DST-Pin 8 („statische”Daten) und von Ck31 /
Rk58 und Ch21 / Rh29 („dynamische” Daten) abgenommen.
Sandcastle
Der TDA9151 erzeugt einen zweistufigen Sandcastle-Impuls
(DSC). Der Pegel 2,5V wird für die horizontale und vertikale
Austastung und der Pegel 4,5 V fürdie
Videosignalklemmung benötigt. Der DSC wird von Pin 2
ausgegeben und wirdfür das Timing des RGB-
Videoprozessors ICt1 verwendet.
Zusätzlich dient Pin 2 als Eingangspin für den
Vertikalschutzschaltung. DerDSC-Impuls wird an Pin 1 der
Vertikalablenkungsschaltung angeschlossen. Beimöglichen
Fehlfunktionen liefert der Vertikal-IC einen Spannungspegel
von 2,5V, der den Bildschirm ausblendet.
DPLL1-Schaltkreis, ic11
Der DPLL-Schaltkreis (Digital Phase Locked Loop = digitale
phasengekoppelteSchleife) erzeugt alle zeilengekoppelten
Takt- und Synchronsignale für dasganze Digitalsignal-
Verarbeitungssystem. Der Schaltkreis wird über den IIC-
Busgesteuert und benötigt nur wenige externe Bauteile,
eines davon ein 27 MHz-Quarz. Der 27MHz-Takt dient als
Haupttakt, von dem die anderen Taktfrequenzen mit
denpassenden Faktoren erzeugt werden.
Pinbeschreibung:
Pin Symbol Beschreibung
1 HSYNC1 Horizontalsynchronisation
von Synchronprozessor
5 VSYNC1 Vertikalsynchronisation von
Synchronprozessor
7 HOUT1 Horizontalsynchronisation für
ADC und IQTV2
9 CLK27_1 27 MHZ-Haupttakt für FM1
und IQTV1
11 CLK13_5_1 13,5 MHz-Takt für ADC
13 VOUT1 Vertikalsynchronisation für
IQTV2
22 CLK27_2 27 MHZ-Haupttakt für Ablen-
kungssteuerung
24 HS_GSCART Horizontalsynchronisation
von VGA (DB700)
26 HSYNC2 Horizontalsynchronisation
von VGA (DB700)
27 VS_GSCART Vertikalsynchronisation von
VGA (DB700)
28 CLK Formatabhängiger Takt für
FM1/2 und IQTV2
29 VSYNC2 Doppelfrequenz-Vertikal-
synchronisation von IQTV2
30 HOUT2 (HDFL) Horizontalsynchronisation für
IQTV2 und Ablenkungs-
steuerung
31 VOUT2 (VDFL) Vertikalsynchronisation für
IQTV2 und Ablenkungs-
steuerung
33 FORMAT_VGA LOW bei DB711/710, HIGH bei
DB700
35, 36 XTALCLK 27 MHz-Quarz (für Haupttakt)
37 FORMAT_MEM HIGH bei DB711, LOW bei
DB700/710
40, 41 SDA / SCL IIC-Bus, serielle Daten und
Takt
42 ADC_OVF LÜberlaufdaten von ADC
43 PWM_REF Ausgang der breiten-
modulierten Impulse für ADC
Ablenkungssteuerung TDA9151, IC17
Der TDA9151-Schaltkreis ist ein über den IIC-Bus
gesteuerter Synchron- undAblenkungsprozessor mit
horizontalen und vertikalen Steuerausgängen und
einemSchaltkreis für die Ost-West-Korrektur.
Eingangssignale
Die seriellen Daten (SDA) und der serielle Takt (SCL) sind
mit den Pins 17 und18 verbunden.
Der 27 MHz zeilengekoppelte Taktimpuls (CLK27_2) vom
DPLL1 wird zu Pin 14geführt. Die interne synchrone Logik
verwendet den zeilengekoppeltenTaktimpuls als
Systemtakt. Es ist wichtig zu wissen, daß der Schaltkreis
ohneden zeilengekoppelten Taktimpuls nicht arbeiten kann;
der Schaltkreis würde die Ausgängeausschalten und nicht
in Betrieb sein. Die Frequenz des zeilengekoppelten
Taktimpulses wird durch zwei geteilt, indem der
Eingangspin 5 für diezeilengekoppelte Taktwahl (LLCS) mit