
ADwin-Pro II
Hardware, manual Dec. 2018
213
Pro II: Zusatz- und Schnittstellenmodule
Pro II-SPI-2 Rev. E
ADwin
Pro II-SPI-2-D
Specification
Module revisions
The differences between the revisions are described below: The revision num-
ber to be found on the front cover.
SPI-2-D: Master 1 + Master 2
SPI-2-D: Master 1 + Slave 2
SPI-2-D: Slave 1 + Slave 2
SPI-2-D: Digital
Inputs/outputs
Pro II-SPI-2-T: SPI channels with TTL logic (5V)
8…32 dig. I/O, event input
Pro II-SPI-2-D: SPI channels with diff. signals
8 dig. I/O TTL
4…12 diff. dig. I/O, diff. event input
Input resistance
TTL inputs: 10 k
Ω
, pull-down
Diff. inputs:120
Ω
V
IH
min.
2 V
V
IL
max.
0,8 V
I
IH
max.
1 µA
Voltage range
0 V … +5 V
Output current
max. ±35 mA per channel,
max. ±70 mA per SPI interface
Input / output FIFO
Size: 511 value pairs
Frequency: 100MHz
TiCo
Prozessor type: TiCo1
Clock rate: 50MHz
Memory size: 28kiB PM internal, 28kiB DM internal
Connector
37-pin D-Sub female connector
DIG I/O, BIT 17
DIG I/O, BIT 19
DIG I/O, BIT 25
DIG I/O, BIT 27
DIG I/O 0 (-)
DIG I/O 1 (-)
DIG I/O 2 (-)
DIG I/O 3 (-)
DataOut1 Master (-)
DataOut2 Master (-)
DataIn1 Master (-)
SS1 out (-)
SCLK1 out (-)
DataIn2 Master (-)
SS2 out (-)
SCLK2 out (-)
DGND
EVENT (+)
DIG I/O, BIT 16
DIG I/O, BIT 18
DIG I/O, BIT 24
DIG I/O, BIT 26
DIG I/O 0 (+)
DIG I/O 1 (+)
DIG I/O 2 (+)
DIG I/O 3 (+)
DataOut1 Master (+)
DataOut2 Master (+)
DataIn1 Master (+)
SS1 out (+)
SCLK1 out (+)
DataIn2 Master (+)
SS2 out (+)
SCLK2 out (+)
DGND
+5V (OUT, <0.1A)
EVENT (-)
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
DIG I/O, BIT 17
DIG I/O, BIT 19
DIG I/O, BIT 25
DIG I/O, BIT 27
DIG I/O 0 (-)
DIG I/O 1 (-)
DIG I/O 2 (-)
DIG I/O 3 (-)
DataOut1 Master (-)
DataOut2 Slave (-)
DataIn1 Master (-)
SS1 out, Master (-)
SCLK1 out, Master (-)
DataIn2 Slave (-)
SS2 in, Slave (-)
SCLK2 in, Slave (-)
DGND
EVENT (+)
DIG I/O, BIT 16
DIG I/O, BIT 18
DIG I/O, BIT 24
DIG I/O, BIT 26
DIG I/O 0 (+)
DIG I/O 1 (+)
DIG I/O 2 (+)
DIG I/O 3 (+)
DataOut1 Master (+)
DataOut2 Slave (+)
DataIn1 Master (+)
SS1 out, Master (+)
SCLK1 out, Master (+)
DataIn2 Slave (+)
SS2 in, Slave (+)
SCLK2 in, Slave (+)
DGND
+5V (OUT, <0.1A)
EVENT (-)
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
DIG I/O, BIT 17
DIG I/O, BIT 19
DIG I/O, BIT 25
DIG I/O, BIT 27
DIG I/O 0 (-)
DIG I/O 1 (-)
DIG I/O 2 (-)
DIG I/O 3 (-)
DataOut1 Slave (-)
DataOut2 Slave (-)
DataIn1 Slave (-)
SS1 in, Slave (-)
SCLK1 in, Slave (-)
DataIn2 Slave (-)
SS2 in, Slave (-)
SCLK2 in, Slave (-)
DGND
EVENT (+)
DIG I/O, BIT 16
DIG I/O, BIT 18
DIG I/O, BIT 24
DIG I/O, BIT 26
DIG I/O 0 (+)
DIG I/O 1 (+)
DIG I/O 2 (+)
DIG I/O 3 (+)
DataOut1 Slave (+)
DataOut2 Slave (+)
DataIn1 Slave (+)
SS1 in, Slave (+)
SCLK1 in, Slave (+)
DataIn2 Slave (+)
SS2 in, Slave (+)
SCLK2 in, Slave (+)
DGND
+5V (OUT, <0.1A)
EVENT (-)
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
DIG I/O, BIT 17
DIG I/O, BIT 19
DIG I/O, BIT 25
DIG I/O, BIT 27
DIG I/O 0 (-)
DIG I/O 1 (-)
DIG I/O 2 (-)
DIG I/O 3 (-)
DIG I/O 4 (-)
DIG I/O 5 (-)
DIG I/O 6 (-)
DIG I/O 7 (-)
DIG I/O 8 (-)
DIG I/O 9 (-)
DIG I/O 10 (-)
DIG I/O 11 (-)
DGND
EVENT (+)
DIG I/O, BIT 16
DIG I/O, BIT 18
DIG I/O, BIT 24
DIG I/O, BIT 26
DIG I/O 0 (+)
DIG I/O 1 (+)
DIG I/O 2 (+)
DIG I/O 3 (+)
DIG I/O 4 (+)
DIG I/O 5 (+)
DIG I/O 6 (+)
DIG I/O 7 (+)
DIG I/O 8 (+)
DIG I/O 9 (+)
DIG I/O 10 (+)
DIG I/O 11 (+)
DGND
+5V (OUT, <0.1A)
EVENT (-)
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20