43
LatticeXP2 Advanced
Lattice Semiconductor
Evaluation Board User’s Guide
Figure 28.
5
5
4
4
3
3
2
2
1
1
D
D
C
C
B
B
A
A
VT
T
VC
C
_
1
.8
V
DDR2
_
DM0
S
O
DIMM_
D
Q
8
DDR2
_
DQ
6
DDR2
_
DQ
7
DDR2
_
DQ
2
DDR2
_
DQ
3
DDR2
_
DM0
DDR2
_
DQ
S
0
_
N
DDR2
_
DQ
S
0
_
P
S
O
DIMM_
D
Q
3
1
S
O
DIMM_
D
Q
2
5
S
O
DIMM_
DM3
DDR2
_
A
7
DDR2
_
DM3
S
O
DIMM_
D
Q
2
8
DDR2
_
DM2
DDR2
_
DQ
1
6
DDR2
_
DQ
1
7
DDR2
_
DQ
1
8
DDR2
_
DQ
1
9
DDR2
_
DQ
2
3
DDR2
_
DQ
2
2
DDR2
_
DQ
2
0
DDR2
_
DQ
2
1
VT
T
DDR2
_
S
1
_
N
DDR2
_
CK
E
0
DDR2
_
DQ
S
3
_
P
S
O
DIMM_
DM1
D
D
R
2_C
K0_N
DDR2
_
A
8
DDR2
_
DQ
1
DDR2
_
DQ
0
DDR2
_
DQ
5
DDR2
_
DQ
4
DDR2
_
DQ
7
DDR2
_
DQ
6
DDR2
_
DQ
3
DDR2
_
DQ
2
DDR2
_
DQ
S
0
_
N
VT
T
VT
T
VT
T
D
D
R
2_R
AS_N
DDR2
_
DM1
DDR2
_
DQ
S
1
_
P
DDR2
_
DQ
1
0
DDR2
_
DQ
1
1
DDR2
_
DQ
1
4
DDR2
_
DQ
1
5
DDR2
_
DQ
1
3
DDR2
_
DQ
9
DDR2
_
DQ
1
2
DDR2
_
DQ
8
DDR2
_
DQ
S
3
_
N
S
O
DIMM_
D
Q
2
S
O
DIMM_
D
Q
1
1
DDR2
_
DQ
S
0
_
P
S
O
DIMM_
D
Q
2
0
DDR2
_
S
0
_
N
DDR2
_
B
A
0
S
O
DIMM_
D
Q
1
2
S
O
DIMM_
D
Q
S
2
_
N
DDR2
_
CK
0
_
P
DDR2
_
CK
0
_
N
D
D
R
2_C
K1_P
S
O
DIMM_
D
Q
7
DDR2
_
W
E
_
N
S
O
DIMM_
D
Q
2
4
S
O
DIMM_
D
Q
1
5
S
O
DIMM_
D
Q
1
3
S
O
DIMM_
D
Q
1
0
S
O
DIMM_
D
Q
3
S
O
DIMM_
D
Q
6
S
O
DIMM_
D
Q
9
DDR2
_
B
A
1
D
D
R
2_C
K1_N
DDR2
_
A
1
0
SOD
IM
M
_D
Q28
SOD
IM
M
_D
Q29
SOD
IM
M
_D
Q60
SOD
IM
M
_D
Q61
SOD
IM
M
_D
Q15
SOD
IM
M
_D
Q63
SOD
IM
M
_D
Q14
SOD
IM
M
_D
Q46
SOD
IM
M
_D
Q47
DDR2
_
A
9
SOD
IM
M
_D
Q26
SOD
IM
M
_D
Q27
SOD
IM
M
_S1_N
SOD
IM
M
_C
AS_N
SOD
IM
M
_A12
SOD
IM
M
_D
Q20
SOD
IM
M
_D
Q21
DDR2
_
DQ
2
4
SOD
IM
M
_D
Q16
SOD
IM
M
_D
Q17
SOD
IM
M
_D
Q12
SOD
IM
M
_D
Q13
SOD
IM
M
_R
AS_N
SOD
IM
M
_S0_N
SOD
IM
M
_D
Q40
SOD
IM
M
_D
Q41
SOD
IM
M
_D
Q31
SOD
IM
M
_D
QS4_N
SOD
IM
M
_D
QS4_P
SOD
IM
M
_D
Q30
SOD
IM
M
_A9
SOD
IM
M
_D
Q4
SOD
IM
M
_D
Q5
SOD
IM
M
_D
Q38
SOD
IM
M
_D
Q39
D
D
R
2_C
AS_N
SOD
IM
M
_C
K1_N
SOD
IM
M
_D
Q62
SOD
IM
M
_BA1
SOD
IM
M
_C
K1_P
SOD
IM
M
_D
QS1_N
SOD
IM
M
_D
QS1_P
VR
E
F
SOD
IM
M
_D
Q48
SOD
IM
M
_D
Q49
SOD
IM
M
_D
Q50
SOD
IM
M
_D
Q51
SOD
IM
M
_D
Q25
SOD
IM
M
_A8
DDR2
_
DQ
2
5
SOD
IM
M
_D
Q24
SOD
IM
M
_D
Q22
SOD
IM
M
_D
Q23
SOD
IM
M
_OD
T
0
SOD
IM
M
_A13
SOD
IM
M
_D
Q0
SOD
IM
M
_D
Q1
SOD
IM
M
_A7
SOD
IM
M
_A6
SOD
IM
M
_A11
SOD
IM
M
_C
K0_N
SOD
IM
M
_C
K0_P
DDR2
_
DQ
2
3
DDR2
_
DQ
2
0
DDR2
_
DQ
1
6
DDR2
_
DQ
1
7
DDR2
_
DQ
2
1
DDR2
_
DQ
S
2
_
N
DDR2
_
DQ
S
2
_
P
SOD
IM
M
_D
QS5_N
DDR2
_
DQ
S
3
_
P
DDR2
_
DQ
2
5
DDR2
_
DM3
DDR2
_
DQ
2
4
DDR2
_
DQ
2
8
DDR2
_
DQ
2
9
SOD
IM
M
_D
QS5_P
SOD
IM
M
_C
KE0
DDR2
_
DQ
S
3
_
N
DDR2
_
DQ
1
9
DDR2
_
DQ
1
8
DDR2
_
DQ
2
2
DDR2
_
DQ
2
7
DDR2
_
DQ
3
0
DDR2
_
DQ
3
1
SOD
IM
M
_D
Q58
SOD
IM
M
_D
Q59
SOD
IM
M
_D
Q3
SOD
IM
M
_OD
T
1
SOD
IM
M
_D
Q2
SOD
IM
M
_D
QS0_N
SOD
IM
M
_D
QS0_P
SOD
IM
M
_D
Q6
SOD
IM
M
_D
Q7
SOD
IM
M
_D
QS2_N
SOD
IM
M
_D
QS2_P
SOD
IM
M
_W
E_N
SOD
IM
M
_BA0
SOD
IM
M
_A10
SOD
IM
M
_D
QS3_P
SOD
IM
M
_D
QS3_N
SOD
IM
M
_D
QS7_N
SOD
IM
M
_D
QS7_P
SOD
IM
M
_D
Q55
SOD
IM
M
_D
Q35
SOD
IM
M
_D
Q54
SOD
IM
M
_D
Q34
SOD
IM
M
_D
Q52
SOD
IM
M
_D
Q53
SOD
IM
M
_D
Q10
SOD
IM
M
_D
Q11
SOD
IM
M
_D
QS6_P
SOD
IM
M
_D
Q56
SOD
IM
M
_D
Q57
SOD
IM
M
_D
QS6_N
S
O
DIMM_
DM3
SOD
IM
M
_BA2
S
O
DIMM_
DM2
SOD
IM
M
_D
Q32
SOD
IM
M
_D
Q33
SOD
IM
M
_D
Q45
S
O
DIMM_
DM1
SOD
IM
M
_D
Q44
DDR2
_
A
0
SOD
IM
M
_D
Q8
SOD
IM
M
_D
Q9
SOD
IM
M
_D
Q36
SOD
IM
M
_D
Q37
SOD
IM
M
_A5
SOD
IM
M
_D
Q42
SOD
IM
M
_D
Q43
SOD
IM
M
_A1
SOD
IM
M
_A0
SOD
IM
M
_A3
SOD
IM
M
_A4
SOD
IM
M
_A2
I2
C_
S
D
A
I2
C_
S
C
L
SOD
IM
M
_C
KE1
S
O
DIMM_
DM0
SOD
IM
M
_D
Q18
SOD
IM
M
_D
Q19
DDR2
_
DQ
5
DDR2
_
DQ
0
DDR2
_
DQ
1
DDR2
_
DQ
4
DDR2
_
O
DT
0
DDR2
_
A
1
DDR2
_
A
2
D
D
R
2_C
K0_P
DDR2
_
DM1
DDR2
_
A
3
DDR2
_
O
DT
1
DDR2
_
DQ
9
DDR2
_
DQ
8
DDR2
_
DQ
1
3
DDR2
_
DQ
1
2
DDR2
_
DQ
1
1
DDR2
_
DQ
1
0
DDR2
_
DQ
1
5
DDR2
_
DQ
1
4
DDR2
_
DQ
S
2
_
P
DDR2
_
DQ
S
2
_
N
DDR2
_
A
4
VR
E
F
DDR2
_
DQ
S
1
_
N
DDR2
_
A
5
DDR2
_
DQ
2
6
SOD
IM
M
_D
QS1_P
SOD
IM
M
_D
QS3_P
DDR2
_
DQ
S
1
_
P
DDR2
_
A
6
DDR2
_
DQ
2
7
DDR2
_
DQ
2
8
DDR2
_
DQ
2
9
DDR2
_
DQ
3
1
DDR2
_
DQ
3
0
S
O
DIMM_
D
Q
1
6
S
O
DIMM_
D
Q
2
9
S
O
DIMM_
D
Q
1
4
S
O
DIMM_
D
Q
3
0
SOD
IM
M
_D
QS3_N
S
O
DIMM_
D
Q
1
7
DDR2
_
CK
1
_
P
DDR2
_
CK
1
_
N
S
O
DIMM_
D
Q
2
3
S
O
DIMM_
D
Q
1
8
S
O
DIMM_
D
Q
1
9
S
O
DIMM_
D
Q
2
7
S
O
DIMM_
D
Q
2
2
S
O
DIMM_
D
Q
2
1
S
O
DIMM_
D
Q
S
2
_
P
S
O
DIMM_
DM5
S
O
DIMM_
DM7
S
O
DIMM_
DM6
S
O
DIMM_
DM4
SOD
IM
M
_C
KE0
DDR2
_
CK
E
1
DDR2
_
A
4
VT
T
DDR2
_
A
6
DDR2
_
CK
E
0
SOD
IM
M
_A4
D
D
R
2_S1_N
DDR2
_
CA
S
_
N
D
D
R
2_S0_N
DDR2
_
A
1
DDR2
_
A
1
0
DDR2
_
B
A
1
SOD
IM
M
_S0_N
VT
T
S
O
DIMM_
A
1
S
O
DIMM_
B
A
1
SOD
IM
M
_C
AS_N
SOD
IM
M
_A10
SOD
IM
M
_S1_N
DDR2
_
A
7
DDR2
_
A
3
DDR2
_
A
8
DDR2
_
A
9
DDR2
_
A
2
VT
T
DDR2
_
A
0
DDR2
_
A
1
3
DDR2
_
O
DT
0
DDR2
_
W
E
_
N
VT
T
SOD
IM
M
_BA0
SOD
IM
M
_W
E_N
SOD
IM
M
_R
AS_N
DDR2
_
B
A
0
DDR2
_
RA
S
_
N
DDR2
_
O
DT
1
VC
C
_
1
.8
V
VC
C
_
1
.8
V
VC
C
_
1
.8
V
DDR2
_
A
1
3
DDR2
_
A
1
2
DDR2
_
A
1
1
VC
C
_
1
.8
V
VC
C
_
3
.3
V
DDR2
_
B
A
2
VC
C
_
1
.8
V
VC
C
_
1
.8
V
DDR2
_
CK
E
1
VC
C
_
1
.8
V
VC
C
_
1
.8
V
SOD
IM
M
_D
QS1_N
DDR2
_
DQ
S
1
_
N
DDR2
_
DM2
DDR2
_
DQ
2
6
DDR2
_
A
5
SOD
IM
M
_A5
SOD
IM
M
_A6
SOD
IM
M
_C
KE1
SOD
IM
M
_BA2
SOD
IM
M
_A12
DDR2
_
A
1
2
DDR2
_
B
A
2
DDR2
_
A
1
1
S
O
DIMM_
A
3
SOD
IM
M
_A2
SOD
IM
M
_A0
SOD
IM
M
_A11
S
O
DIMM_
A
9
S
O
DIMM_
A
7
SOD
IM
M
_A8
S
O
DIMM_
D
Q
0
S
O
DIMM_
D
Q
1
S
O
DIMM_
D
Q
4
S
O
DIMM_
D
Q
5
S
O
DIMM_
DM0
SOD
IM
M
_D
QS0_N
SOD
IM
M
_D
QS0_P
S
O
DIMM_
O
DT
0
SOD
IM
M
_A13
S
O
DIMM_
O
DT
1
S
O
DIMM_
DM2
S
O
DIMM_
D
Q
2
6
S
O
DIMM_
C
K
0
_
P
S
O
DIMM_
C
K
0
_
N
S
O
DIMM_
C
K
1
_
P
S
O
DIMM_
C
K
1
_
N
VT
T
VC
C
_
1
.8
V
VC
C
_
1
.8
V
VR
E
F
XP2
_
T
D
I
VT
T
VC
C
_
3
.3
V
I2
C_
S
C
L
I2
C_
S
D
A
Ti
tl
e
Siz
e
D
o
c
u
m
e
nt
N
u
m
b
er
Re
v
D
at
e:
Sheet
of
B
D
D
R
2 SD
R
AM
SO-
D
IM
M
C
10
14
Ti
tl
e
Siz
e
D
o
c
u
m
e
nt
N
u
m
b
er
R
ev
D
at
e:
Sheet
of
B
D
D
R
2 SD
R
AM
SO-
D
IM
M
C
10
14
Ti
tl
e
Siz
e
D
o
c
u
m
e
nt
N
u
m
b
er
R
ev
D
at
e:
Sheet
of
B
D
D
R
2 SD
R
AM
SO-
D
IM
M
C
10
14
Lat
ti
c
e S
em
ic
onduc
tor
Cor
por
at
ion
at modules
[13]
[13]
[13]
[9]
[#]
[#]
[#]
All the 741X083
devices on this
page with 100 ohm
value tied to VTT
should be placed
near the FPGA.
All the 741X083 devices
and discrete resistors on
this page with 33 ohm
value tied to FPGA, should
be placed physically near
the FPGA.
at
modules
???????
EEPRO
M
SA = 0
0
0
[13]
(Left end of VTT island)
All the 741X083 devices
on this page with 22 ohm
value tied to FPGA, should
be placed physically near
the FPGA.
All the 741X083 devices
on this page with 33 ohm
value tied to VTT, should
be placed near the DDR2
SODIMM socket.
Smaller value caps should be placed
directly under the ECP2 device. Larger
value caps can be placed further out.
DQx: data
On die
terms
SSTL_18
CKEx: clock enable
DMx: data mask
SA: address
VDDSPD: power
DQSx: data strobe diff pair
SDA: data
SCL: clock
ODTx: On die termination enable
WE: Write enable
RAS: Row select
BAx: bank address
External
terms
Sx: SODIMM select
Ax: address
CAS: Column select
SODIMM EEPROM
CKx: clock x diff pair
[12]
[2]
[2]
TP
8
8
TP
8
8
RN
3
5
33
741X
083
RN
3
5
33
741X
083
1
2
3
4
8
7
6
5
C1
5
7
0.
01uF
0402
C1
5
7
0.
01uF
0402
1
2
RN
2
3
100
741X
083
RN
2
3
100
741X
083
1
2
3
4
8
7
6
5
RN
4
2
2
741X
083
RN
4
2
2
741X
083
1
2
3
4
8
7
6
5
R
N
13
33
741X
083
R
N
13
33
741X
083
1
2
3
4
8
7
6
5
R
N
10
33
741X
083
R
N
10
33
741X
083
1
2
3
4
8
7
6
5
C1
5
8
0.
01uF
0402
C1
5
8
0.
01uF
0402
1
2
BANK 3
BANK 2
LF
X
P
217-f
p
BGA484
U8
C
BANK 3
BANK 2
LF
X
P
217-f
p
BGA484
U8
C
PR
48B/
VR
EF
2_3
V18
PR
48A/
VR
EF
1_3
V17
PR
47B*
V19
PR
47A*
W1
9
PR
46B
W2
0
PR
46A
W2
2
PR
45B*
Y1
9
PR
45A*
Y2
0
PR
44B
T1
7
PR
43B*
V20
PR
44A
R1
6
PR
43A*
U2
0
PR
42B
V22
PR
42A
U2
1
PR
41B*
R1
7
PR
41A*
R1
8
PR
40B
P17
PR
39B*
U2
2
PR
40A
P16
PR
39A*
/R
D
QS39
T2
2
PR
38B
T2
0
PR
38A
T2
1
PR
37B*
R1
9
PR
37A*
P19
PR
36B
N1
6
PR
35B*
R2
0
PR
36A
N1
7
PR
35A*
R2
1
PR
33B
R2
2
PR
33A
P22
PR
32B*
P20
PR
32A*
P21
PR
31B
N1
8
PR
30B*
N2
2
PR
31A
P18
PR
30A*
/R
D
QS30
M2
2
PR
29B
N2
1
PR
29A
M2
1
PR
28B*
M1
6
PR
28A*
M1
7
PR
27B
M2
0
PR
26B*
/PC
L
KC
3_0
L21
PR
27A
M1
9
PR
26A*
/PC
L
KT
3_0
K21
TD
I
L20
VC
C
IO3
N1
9
VC
C
IO3
P15
VC
C
IO3
T1
8
VC
C
IO3
V21
PR
24B/
PC
LKC
2_0
K22
PR
24A/
PC
LKT
2_0
J2
2
PR
23B*
L18
PR
23A*
L19
PR
22B
K16
PR
21B*
J2
1
PR
22A
J1
6
PR
21A*
/R
D
QS21
H2
1
PR
20B
H2
2
PR
20A
G22
PR
19B*
L17
PR
19A*
K18
PR
18B
K17
PR
17B*
F2
2
PR
18A
J1
7
PR
17A*
G21
PR
16B
F2
1
PR
16A
F2
0
PR
15B*
J1
8
PR
15A*
J1
9
PR
14B
H1
7
PR
13B*
E22
PR
14A
H1
6
PR
13A*
/R
D
QS13
D2
2
PR
12B
C2
2
PR
12A
B22
PR
11B*
H1
9
PR
11A*
J2
0
PR
10B
F1
9
PR
9B*
G20
PR
10A
E19
PR
9A*
H2
0
PR
8B
C2
1
PR
8A
B21
PR
7B*
H1
8
PR
7A*
G17
PR
6B
G16
PR
5B*
D2
0
PR
6A
G15
PR
5A*
E20
PR
4B
C2
0
PR
4A
B20
PR
3B*
F1
7
PR
3A*
F1
8
PR
2B/
VR
EF
2_2
F1
6
PR
2A/
VR
EF
1_2
F1
5
VC
C
IO2
E21
VC
C
IO2
G18
VC
C
IO2
J1
5
VC
C
IO2
K19
RN
9
2
2
741X
083
RN
9
2
2
741X
083
1
2
3
4
8
7
6
5
C1
7
9
0.
1uF
0402
C1
7
9
0.
1uF
0402
1
2
R
N
11
33
741X
083
R
N
11
33
741X
083
1
2
3
4
8
7
6
5
C1
8
1
0.
1uF
0402
C1
8
1
0.
1uF
0402
1
2
C9
6
0.
01uF
0402
C9
6
0.
01uF
0402
RN
2
2
100
741X
083
RN
2
2
100
741X
083
1
2
3
4
8
7
6
5
TP
8
5
TP
8
5
RN
3
4
33
741X
083
RN
3
4
33
741X
083
1
2
3
4
8
7
6
5
RN
2
8
100
741X
083
RN
2
8
100
741X
083
1
2
3
4
8
7
6
5
R
N
15
33
741X
083
R
N
15
33
741X
083
1
2
3
4
8
7
6
5
J3
6
B
1.
8V
D
D
R
2
200-pin SO-D
IM
M
St
andard
J3
6
B
1.
8V
D
D
R
2
200-pin SO-D
IM
M
St
andard
VSS
41
VSS
42
DQ
1
6
43
DQ
2
0
44
DQ
1
7
45
DQ
2
1
46
VSS
47
VSS
48
DQ
S
2
#
49
n.
c
.
50
DQ
S
2
51
DM2
52
VSS
53
VSS
54
DQ
1
8
55
DQ
2
2
56
DQ
1
9
57
DQ
2
3
58
VSS
59
VSS
60
DQ
2
4
61
DQ
2
8
62
DQ
2
5
63
DQ
2
9
64
VSS
65
VSS
66
DM3
67
DQ
S
3
#
68
n.
c
.
69
DQ
S
3
70
VSS
71
VSS
72
DQ
2
6
73
DQ
3
0
74
DQ
2
7
75
DQ
3
1
76
VSS
77
VSS
78
CK
E
0
79
C
KE1
80
VD
D
81
VD
D
82
n.
c
.
83
n.
c
.
84
NC/B
A
2
85
n.
c
.
86
VD
D
87
VD
D
88
A12
89
A11
90
A9
91
A7
92
A8
93
A6
94
VD
D
95
VD
D
96
A5
97
A4
98
A3
99
A2
100
A1
101
A0
102
VD
D
103
VD
D
104
A10/
AP
105
BA1
106
BA0
107
R
AS#
108
WE
#
109
S0#
110
VD
D
111
VD
D
112
CA
S
#
113
OD
T
0
114
S1#
115
NC/A
1
3
116
VD
D
117
VD
D
118
OD
T
1
119
n.
c
.
120
VSS
121
VSS
122
DQ
3
2
123
DQ
3
6
124
DQ
3
3
125
DQ
3
7
126
VSS
127
VSS
128
DQ
S
4
#
129
DM4
130
DQ
S
4
131
VSS
132
VSS
133
DQ
3
8
134
DQ
3
4
135
DQ
3
9
136
DQ
3
5
137
VSS
138
VSS
139
DQ
4
4
140
DQ
4
0
141
DQ
4
5
142
DQ
4
1
143
VSS
144
VSS
145
DQ
S
5
#
146
DM5
147
DQ
S
5
148
VSS
149
VSS
150
DQ
4
2
151
DQ
4
6
152
DQ
4
3
153
DQ
4
7
154
VSS
155
VSS
156
DQ
4
8
157
DQ
5
2
158
DQ
4
9
159
DQ
5
3
160
VSS
161
VSS
162
n.
c
.
163
CK
1
164
VSS
165
CK
1
#
166
DQ
S
6
#
167
VSS
168
DQ
S
6
169
DM6
170
VSS
171
VSS
172
DQ
5
0
173
DQ
5
4
174
DQ
5
1
175
DQ
5
5
176
VSS
177
VSS
178
DQ
5
6
179
DQ
6
0
180
DQ
5
7
181
DQ
6
1
182
VSS
183
VSS
184
DM7
185
DQ
S
7
#
186
VSS
187
DQ
S
7
188
DQ
5
8
189
VSS
190
DQ
5
9
191
DQ
6
2
192
VSS
193
DQ
6
3
194
SD
A
195
VSS
196
SC
L
197
SA0
198
VD
D
SPD
199
SA1
200
RN
6
2
2
741X
083
RN
6
2
2
741X
083
1
2
3
4
8
7
6
5
R1
9
9
33
0402
R1
9
9
33
0402
C1
4
9
0.
1uF
0402
C1
4
9
0.
1uF
0402
1
2
TP
8
6
TP
8
6
C1
7
7
0.
1uF
0402
C1
7
7
0.
1uF
0402
1
2
R
N
12
33
741X
083
R
N
12
33
741X
083
1
2
3
4
8
7
6
5
R
N
14
33
741X
083
R
N
14
33
741X
083
1
2
3
4
8
7
6
5
C1
4
10uF
C
e
ram
ic
X
5
R
0805
C1
4
10uF
C
e
ram
ic
X
5
R
0805
R
N
17
33
741X
083
R
N
17
33
741X
083
1
2
3
4
8
7
6
5
RN
1
22
741X
083
RN
1
22
741X
083
1
2
3
4
8
7
6
5
TP
8
0
TP
8
0
TP
7
8
TP
7
8
R2
0
0
33
0402
R2
0
0
33
0402
R1
9
7
33
0402
R1
9
7
33
0402
RN
3
1
100
741X
083
RN
3
1
100
741X
083
1
2
3
4
8
7
6
5
TP
8
3
TP
8
3
C1
4
1
0.
001uF
0402
C1
4
1
0.
001uF
0402
TP
8
1
TP
8
1
C1
2
4
0.
1uF
0402
C1
2
4
0.
1uF
0402
1
2
J3
6
A
1
.8
V
DDR2
2
0
0
-p
in
S
O
-D
IMM S
ta
n
d
a
rd
J3
6
A
1
.8
V
DDR2
2
0
0
-p
in
S
O
-D
IMM S
ta
n
d
a
rd
VR
EF
1
VSS
2
VSS
3
DQ
4
4
DQ
0
5
DQ
5
6
DQ
1
7
VSS
8
VSS
9
DM0
10
DQ
S
0
#
11
VSS
12
DQ
S
0
13
DQ
6
14
VSS
15
DQ
7
16
DQ
2
17
VSS
18
DQ
3
19
DQ
1
2
20
VSS
21
DQ
1
3
22
DQ
8
23
VSS
24
DQ
9
25
DM1
26
VSS
27
VSS
28
DQ
S
1
#
29
CK
0
30
DQ
S
1
31
CK
0
#
32
VSS
33
VSS
34
DQ
1
0
35
DQ
1
4
36
DQ
1
1
37
DQ
1
5
38
VSS
39
VSS
40
RN
2
4
100
741X
083
RN
2
4
100
741X
083
1
2
3
4
8
7
6
5
RN
3
8
33
741X
083
RN
3
8
33
741X
083
1
2
3
4
8
7
6
5
RN
3
22
741X
083
RN
3
22
741X
083
1
2
3
4
8
7
6
5
C1
4
2
0.
001uF
0402
C1
4
2
0.
001uF
0402
1
2
C2
5
47uF
C
e
ram
ic
X
5
R
1206
C2
5
47uF
C
e
ram
ic
X
5
R
1206
RN
2
1
100
741X
083
RN
2
1
100
741X
083
1
2
3
4
8
7
6
5
C1
4
8
0.
01uF
0402
C1
4
8
0.
01uF
0402
1
2
RN
2
5
100
741X
083
RN
2
5
100
741X
083
1
2
3
4
8
7
6
5
R
N
18
33
741X
083
R
N
18
33
741X
083
1
2
3
4
8
7
6
5
C1
8
2
0.
01uF
0402
C1
8
2
0.
01uF
0402
1
2
RN
2
7
100
741X
083
RN
2
7
100
741X
083
1
2
3
4
8
7
6
5
C1
7
4
0.
01uF
0402
C1
7
4
0.
01uF
0402
1
2
C1
4
5
0.
1uF
0402
C1
4
5
0.
1uF
0402
1
2
RN
3
3
33
741X
083
RN
3
3
33
741X
083
1
2
3
4
8
7
6
5
C1
6
0
220uF
Siz
e
D
C1
6
0
220uF
Siz
e
D
1
2
R
N
20
33
741X
083
R
N
20
33
741X
083
1
2
3
4
8
7
6
5
RN
3
2
100
741X
083
RN
3
2
100
741X
083
1
2
3
4
8
7
6
5
RN
5
2
2
741X
083
RN
5
2
2
741X
083
1
2
3
4
8
7
6
5
R1
9
8
33
0402
R1
9
8
33
0402
RN
8
3
3
741X
083
RN
8
3
3
741X
083
1
2
3
4
8
7
6
5
C1
7
6
0.
01uF
0402
C1
7
6
0.
01uF
0402
1
2
C1
2
2
0.
1uF
0402
C1
2
2
0.
1uF
0402
1
2
RN
7
22
741X
083
RN
7
22
741X
083
1
2
3
4
8
7
6
5
C1
6
1
0.
1uF
0402
C1
6
1
0.
1uF
0402
1
2
TP
8
4
TP
8
4
RN
4
0
33
741X
083
RN
4
0
33
741X
083
1
2
3
4
8
7
6
5
RN
2
2
2
741X
083
RN
2
2
2
741X
083
1
2
3
4
8
7
6
5
RN
3
7
33
741X
083
RN
3
7
33
741X
083
1
2
3
4
8
7
6
5
TP
7
9
TP
7
9
TP
8
7
TP
8
7
RN
2
9
100
741X
083
RN
2
9
100
741X
083
1
2
3
4
8
7
6
5
R
N
16
33
741X
083
R
N
16
33
741X
083
1
2
3
4
8
7
6
5
RN
3
9
33
741X
083
RN
3
9
33
741X
083
1
2
3
4
8
7
6
5
RN
3
0
100
741X
083
RN
3
0
100
741X
083
1
2
3
4
8
7
6
5
TP
8
2
TP
8
2
C1
6
2
0.
1uF
0402
C1
6
2
0.
1uF
0402
1
2
R
N
19
33
741X
083
R
N
19
33
741X
083
1
2
3
4
8
7
6
5
RN
3
6
33
741X
083
RN
3
6
33
741X
083
1
2
3
4
8
7
6
5
RN
2
6
100
741X
083
RN
2
6
100
741X
083
1
2
3
4
8
7
6
5
C1
7
5
0.
1uF
0402
C1
7
5
0.
1uF
0402
1
2
DDR2 SDRAM SO-DIMM
