Table 1: PCIe Interface Pin Map (cont'd)
Pin Number
Signal Name
Description
I/O
N33
PCIE_TX5_P
PCIe TX Data 5 (P)
O
L34
PCIE_TX6_N
PCIe TX Data 6 (N)
O
L33
PCIE_TX6_P
PCIe TX Data 6 (P)
O
J34
PCIE_TX7_N
PCIe TX Data 7 (N)
O
J33
PCIE_TX7_P
PCIe TX Data 7 (P)
O
H32
PCIE_TX8_N
PCIe TX Data 8 (N)
O
H31
PCIE_TX8_P
PCIe TX Data 8 (P)
O
G34
PCIE_TX9_N
PCIe TX Data 9 (N)
O
G33
PCIE_TX9_P
PCIe TX Data 9 (P)
O
F32
PCIE_TX10_N
PCIe TX Data 10 (N)
O
F31
PCIE_TX10_P
PCIe TX Data 10 (P)
O
E34
PCIE_TX11_N
PCIe TX Data 11 (N)
O
E33
PCIE_TX11_P
PCIe TX Data 11 (P)
O
D32
PCIE_TX12_N
PCIe TX Data 12 (N)
O
D31
PCIE_TX12_P
PCIe TX Data 12 (P)
O
C34
PCIE_TX13_N
PCIe TX Data 13 (N)
O
C33
PCIE_TX13_P
PCIe TX Data 13 (P)
O
B32
PCIE_TX14_N
PCIe TX Data 14 (N)
O
B31
PCIE_TX14_P
PCIe TX Data 14 (P)
O
A34
PCIE_TX15_N
PCIe TX Data 15 (N)
O
A33
PCIE_TX15_P
PCIe TX Data 15 (P)
O
AH12
PCIE_WAKE_LS
PCIe Wake
O
DDR4 PL Interface
The DDR4 PL interface is 72 bit (64 bits with 8-bit ECC) and operates at a maximum rate of
DDR2666.
Using the DDR4 PL Interface
• The DDR4 PL interface requires the MIG tool to generate a soft IP block for integration into
the design.
• The memory devices on the board are Micron MT40A512M16LY-062E:E (8 Gb 512Mx16).
• The maximum rate of DDR2666 is a Zynq
®
Ult™ RFSoC -2E device limitation.
Chapter 3: Pin Mapping
UG1496 (v1.0) June 15, 2022
T2 Telco Accelerator Card User Guide
11
