TQ TQMaX4X Series, Prelimenary Manual

Page: 31 / 42

Preliminary User's Manual l TQMaX4XxL UM 0001 l © 2022, TQ-Systems GmbH Page 26
3.3.2 Pinout TQMaX4XxL (continued)
Table 32: TQMaX4XxL pad description (continued)
PRU
A15
PRG0_MDIO0_MDC P3 O
IO
Multiplexing
Options
Signal balls with a Pad
Configuration Register can be
configure as GPIO input and
internal pulldown other-wise left
unconnected
1.8 V
C15 PRG0_MDIO0_MDIO P2 IO
A14 PRG0_PRU0_GPO0 Y1 O
B14 PRG0_PRU0_GPO1 R4 O
D14 PRG0_PRU0_GPO2 U2 O
E14 PRG0_PRU0_GPO3 V2 O
B13 PRG0_PRU0_GPO4 AA2 O
C13 PRG0_PRU0_GPO5 R3 O
E13 PRG0_PRU0_GPO6 T3 O
A12 PRG0_PRU0_GPO7 T1 O
B12 PRG0_PRU0_GPO8 T2 O
D12 PRG0_PRU0_GPO9 W6 O
E12 PRG0_PRU0_GPO10 AA5 O
A11 PRG0_PRU0_GPO11 Y3 O
C11 PRG0_PRU0_GPO12 AA3 O
D11 PRG0_PRU0_GPO13 R6 O
B10 PRG0_PRU0_GPO14 V4 O
C10 PRG0_PRU0_GPO15 T5 O
E10 PRG0_PRU0_GPO16 U4 O
A9 PRG0_PRU0_GPO17 U1 O
B9 PRG0_PRU0_GPO18 V1 O
D9 PRG0_PRU0_GPO19 W1 O
E9 PRG0_PRU1_GPO0 Y2 O
A8 PRG0_PRU1_GPO1 W2 O
C8 PRG0_PRU1_GPO2 V3 O
D8 PRG0_PRU1_GPO3 T4 O
B7 PRG0_PRU1_GPO4 W3 O
C7 PRG0_PRU1_GPO5 P4 O
E7 PRG0_PRU1_GPO6 R5 O
A6 PRG0_PRU1_GPO7 W5 O
B6 PRG0_PRU1_GPO8 R1 O
D6 PRG0_PRU1_GPO9 Y5 O
E6 PRG0_PRU1_GPO10 V6 O
A5 PRG0_PRU1_GPO11 W4
C5 PRG0_PRU1_GPO12 Y4 O
D5 PRG0_PRU1_GPO13 T6 O
B4 PRG0_PRU1_GPO14 U6 O
C4 PRG0_PRU1_GPO15 U5 O
A3 PRG0_PRU1_GPO16 AA4 O
B3 PRG0_PRU1_GPO17 V5 O
D3 PRG0_PRU1_GPO18 P5 O
A2 PRG0_PRU1_GPO19 R2 O
F1 PRG1_MDIO0_MDC Y6 O
F2 PRG1_MDIO0_MDIO AA6 IO
F4 PRG1_PRU0_GPO0 Y7 O
F5 PRG1_PRU0_GPO1 U8 O
G2 PRG1_PRU0_GPO2 W8 O
G3 PRG1_PRU0_GPO3 V8 O
G5 PRG1_PRU0_GPO4 Y8 O
H1 PRG1_PRU0_GPO5 V13 O
H3 PRG1_PRU0_GPO6 AA7 O
H4 PRG1_PRU0_GPO7 U13 O
J1 PRG1_PRU0_GPO8 W13 O
J2 PRG1_PRU0_GPO9 U15 O
J4 PRG1_PRU0_GPO10 U14 O
J5 PRG1_PRU0_GPO11 AA8 O
K2 PRG1_PRU0_GPO12 U9 O
K3 PRG1_PRU0_GPO13 W9 O
K5 PRG1_PRU0_GPO14 AA9 O