
7.9.10 Page A (Control Mode Page Parameters)
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿
ÚÄÄÄÄÄÄÄÄÄ¿
³
BIT
³
³
³
³
7
6
5
4
3
2
1
0
³
³
Default
³
ÚÄÄÄÄÄÄÄÅÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
ÃÄÄÄÄÄÄÄÄÄ´
³
BYTE
0
³
PS
³
RSVD=0
³
Page Code = 0Ah
³
³
8Ah
³
ÃÄÄÄÄÄÄÄÅÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
ÃÄÄÄÄÄÄÄÄÄ´
³
BYTE
1
³
Page Length = 6
³
³
06h
³
ÃÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄ´
ÃÄÄÄÄÄÄÄÄÄ´
³
BYTE
2
³
RESERVED = 0
³
RLEC
³
³
00h
³
³
³
³
= 0
³
³
³
ÃÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÅÄÄÄÄÄÄ´
ÃÄÄÄÄÄÄÄÄÄ´
³
BYTE
3
³
Queue Algorithm Modifier
³
RESERVED = 0
³
QErr
³
DQue
³
³
00h
³
ÃÄÄÄÄÄÄÄÅÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÂÄÄÄÄÄÄÅÄÄÄÄÄÄÅÄÄÄÄÄÄ´
ÃÄÄÄÄÄÄÄÄÄ´
³
BYTE
4
³
EECA
³
RESERVED = 0
³
RAENP
³
UAAENP
³
EAENP
³
³
00h
³
³
³
= 0
³
³
= 0
³
= 0
³
= 0
³
³
³
ÃÄÄÄÄÄÄÄÅÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÁÄÄÄÄÄÄÁÄÄÄÄÄÄ´
ÃÄÄÄÄÄÄÄÄÄ´
³
BYTE
5
³
RESERVED = 0
³
³
00h
³
ÃÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
ÃÄÄÄÄÄÄÄÄÄ´
³
BYTE
6
³
³
³
00h
³
ÃÄÄÄÄÄÄÄÅ
Ready AEN Holdoff Period = 0
´
ÃÄÄÄÄÄÄÄÄÄ´
³
BYTE
7
³
³
³
00h
³
ÀÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
ÀÄÄÄÄÄÄÄÄÄÙ
Figure 81. Page A
Following are parameter options for Page 0A of M O D E SELECT.
Queue algorithm modifier specifies restrictions on the algorithm used for re-ordering commands that are
tagged with the SIMPLE Q U E U E T A G message.
0h : Restricted re-ordering. The target shall re-order the actual execution sequence of the queued com-
mands from each initiator such that data integrity is maintained for that initiator.
1h : Un-restricted re-ordering allowed. The target may re-order the actual execution sequence of the
queued commands in any manner it selects. Any data integrity exposures related to
command sequence order are explicitly handled by the initiator through the selection of
appropriate commands and queue tag messages.
2h-7h : RESERVED.
8
Command re-ordering is disabled
9-Fh : RESERVED
QErr, Queue Error Management, bit of zero specifies that the Target suspends execution of queued and
active commands from any Initiator which receives a Check Condition Status until pending sense data is
cleared. Those commands still queued after the Target has returned Check Condition Status, continue
execution in a normal manner when the pending status is cleared. A QErr bit of one specifies that all
active commands and all queued commands from all initiators are aborted when the Target returns the
Check Condition Status. A unit attention condition will be generated for each initiator which had com-
mands in the queue except the initiator that received the Check Condition Status. The sense key will be
set to Unit Attention and the additional sense code will be set to C O M M A N D S C L E A R E D BY
A N O T H E R INITIATOR.
DQue, Disable Queuing, bit of zero specifies that tagged queuing shall be enabled if the target supports
tagged queuing. A DQue bit of one specifies that tagged queuing shall be disabled. Any queue com-
mands for that I_T_L nexus shall be aborted. Any subsequent queue tag message received shall be
rejected with a MESSAGE R E J E C T message and I/O process shall be executed as an untagged
command.
SCSI C O M M A N D SET
109
Summary of Contents for DDRS-39130 - Ultrastar 9.1 GB Hard Drive
Page 2: ......
Page 14: ...4 OEM Spec of DDRS 3xxxx...
Page 15: ...Part 1 Functional Specification Copyright IBM Corp 1997 5...
Page 16: ...6 OEM Spec of DDRS 3xxxx...
Page 18: ...8 OEM Spec of DDRS 3xxxx...
Page 26: ...16 OEM Spec of DDRS 3xxxx...
Page 28: ...18 OEM Spec of DDRS 3xxxx...
Page 30: ...20 OEM Spec of DDRS 3xxxx...
Page 56: ...6 8 1 2 68 pin Model Figure 40 Outline of 68 pin Model 46 OEM Spec of DDRS 3xxxx...
Page 57: ...6 8 1 3 80 pin Model Figure 41 Outline of 80 pin Model Specification 47...
Page 60: ...6 8 3 2 68 pin Model Figure 45 Interface Connector 68 pin Model 50 OEM Spec of DDRS 3xxxx...
Page 61: ...6 8 3 3 80 pin Model Figure 46 Interface Connector 80 pin Model Specification 51...
Page 70: ...60 OEM Spec of DDRS 3xxxx...
Page 71: ...Part 2 SCSI Interface Specification Copyright IBM Corp 1997 61...
Page 72: ...62 OEM Spec of DDRS 3xxxx...
Page 172: ...162 OEM Spec of DDRS 3xxxx...
Page 188: ...178 OEM Spec of DDRS 3xxxx...
Page 208: ...198 OEM Spec of DDRS 3xxxx...
Page 214: ...204 OEM Spec of DDRS 3xxxx...
Page 224: ...214 OEM Spec of DDRS 3xxxx...
Page 228: ...Part Number 00K0097 Published in Japan S00K 0097 03...