F
u
nc
ti
ons
3. Video output format
15
3.4.
Port assignment
The following table shows the assignment for the three
ports A, B, and C and each of the video signals (D1, D2,
and DR, DG, and DB when RGB 24 bits) of 1TAP/
2TAP, which is defined in the base configuration.
3.5.
Output data size
Both the XCL-5005CR and XCL-5005 have an effective
output line number of 2448 × 2050 (horizontal/vertical),
and both output 2448 clocks for LVAL and 2050 lines
for FVAL.
The pixel count for image output on the XCL-5005CR
when set to RGB output mode is equivalent to the 2448
× 2050 effective line number mentioned above. When it
is set to RAW data output mode and depending on your
camera module interface board (frame grabber board),
one less pixel may be displayed around the outer
circumference after data processing, making the pixel
count for image output 2446 × 2048 (horizontal/
vertical).
Port
1TAP 80 MHz
2TAP 40 MHz
8 bits
10 bits
12 bits
RGB 24 bits
8 bits
10 bits
12 bits
Port A0
D1 [0]
D1 [0]
D1 [0]
DR [0]
D1 [0]
D1 [0]
D1 [0]
Port A1
D1 [1]
D1 [1]
D1 [1]
DR [1]
D1 [1]
D1 [1]
D1 [1]
Port A2
D1 [2]
D1 [2]
D1 [2]
DR [2]
D1 [2]
D1 [2]
D1 [2]
Port A3
D1 [3]
D1 [3]
D1 [3]
DR [3]
D1 [3]
D1 [3]
D1 [3]
Port A4
D1 [4]
D1 [4]
D1 [4]
DR [4]
D1 [4]
D1 [4]
D1 [4]
Port A5
D1 [5]
D1 [5]
D1 [5]
DR [5]
D1 [5]
D1 [5]
D1 [5]
Port A6
D1 [6]
D1 [6]
D1 [6]
DR [6]
D1 [6]
D1 [6]
D1 [6]
Port A7
D1 [7]
D1 [7]
D1 [7]
DR [7]
D1 [7]
D1 [7]
D1 [7]
Port B0
D1 [8]
D1 [8]
DG [0]
D2 [0]
D1 [8]
D1 [8]
Port B1
D1 [9]
D1 [9]
DG [1]
D2 [1]
D1 [9]
D1 [9]
Port B2
D1 [10]
DG [2]
D2 [2]
D1 [10]
Port B3
D1 [11]
DG [3]
D2 [3]
D1 [11]
Port B4
DG [4]
D2 [4]
D2 [8]
D2 [8]
Port B5
DG [5]
D2 [5]
D2 [9]
D2 [9]
Port B6
DG [6]
D2 [6]
D2 [10]
Port B7
DG [7]
D2 [7]
D2 [11]
Port C0
DB [0]
D2 [0]
D2 [0]
Port C1
DB [1]
D2 [1]
D2 [1]
Port C2
DB [2]
D2 [2]
D2 [2]
Port C3
DB [3]
D2 [3]
D2 [3]
Port C4
DB [4]
D2 [4]
D2 [4]
Port C5
DB [5]
D2 [5]
D2 [5]
Port C6
DB [6]
D2 [6]
D2 [6]
Port C7
DB [7]
D2 [7]
D2 [7]
